文献

J-GLOBAL ID：200902253166590440   整理番号：05A0801488

四重8ウエイVLIWプロセッサを集積した51.2GOPS 1.0GB/s DMA単一チップマルチプロセッサ

A 51.2GOPS 1.0GB/s-DMA Single-Chip Multi-Processor Integrating Quadruple 8-Way VLIW Processors

著者 (13件)： SHIOTA Tetsuyoshi (Fujitsu, Kawasaki, JPN) ,  KAWASAKI Ken-ichi (Fujitsu, Kawasaki, JPN) ,  KAWABE Yukihito (Fujitsu, Kawasaki, JPN) ,  SHIBAMOTO Wataru (Fujitsu, Kawasaki, JPN) ,  SATO Atsushi (Fujitsu, Kawasaki, JPN) ,  HASHIMOTO Tetsutaro (Fujitsu, Kawasaki, JPN) ,  HAYAKAWA Fumihiko (Fujitsu, Kawasaki, JPN) ,  TAGO Shin-ichirou (Fujitsu, Kawasaki, JPN) ,  OKANO Hiroshi (Fujitsu, Kawasaki, JPN) ,  NAKAMURA Yasuki (Fujitsu, Kawasaki, JPN) ,  MIYAKE Hideo (Fujitsu, Kawasaki, JPN) ,  SUGA Atsuhiro (Fujitsu, Kawasaki, JPN) ,  TAKAHASHI Hiromasa (Fujitsu, Kawasaki, JPN)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 48  ページ： 194-195,593  発行年： 2005年02月 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 現在のディジタル民生応用では大量のマルチメディアデータを伝送...

シソーラス用語： *マルチプロセッサシステム ,...
準シソーラス用語： VLIWプロセッサ ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=05A0801488&from=J-GLOBAL&jstjournalNo=D0753A") }}

分類 (3件)： ディジタル計算機ハードウェア一般  (JC04010C) ,  入出力インタフェイス  (JC04040J) ,  電話・データ通信・交換一般  (ND11010T)

タイトルに関連する用語 (5件)： VLIW ,  プロセッサ ,  集積 ,  DMA ,  チップマルチプロセッサ