文献

J-GLOBAL ID：200902254946966090   整理番号：07A0937051

高密度SiP技術「SMAFTI」におけるCoW(チップ・オン・ウェハ)実装プロセス開発

著者 (8件)： 難波兼二 (NEC) ,  田子雅基 (NEC) ,  栗田洋一郎 (NECエレクトロニクス) ,  副島康志 (NECエレクトロニクス) ,  川野連也 (NECエレクトロニクス) ,  菊池克 (NEC) ,  山道新太郎 (NEC) ,  村上朝夫 (NEC)
資料名： マイクロエレクトロニクスシンポジウム論文集  (エレクトロニクス実装学会秋季大会論文集)
巻： 16th  ページ： 35-38  発行年： 2006年10月26日 
JST資料番号： X0060A  ISSN： 2434-396X  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

シソーラス用語： *ICパッケージ ,...
準シソーラス用語： SiP ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0937051&from=J-GLOBAL&jstjournalNo=X0060A") }}

分類 (1件)： 固体デバイス材料  (NC03020K)

タイトルに関連する用語 (4件)： SiP ,  実装 ,  プロセス ,  開発