文献

J-GLOBAL ID：200902255336397600   整理番号：09A1072484

低接触抵抗ポリSiダイオード駆動の4F²セルサイズのクロスポイント相変化メモリ

Cross-point phase change memory with 4F² cell size driven by low-contact-resistivity poly-Si diode

著者 (12件)： SASAGO Y. (Hitachi, Ltd., Tokyo, JPN) ,  KINOSHITA M. (Hitachi, Ltd., Tokyo, JPN) ,  MORIKAWA T. (Hitachi, Ltd., Tokyo, JPN) ,  KUROTSUCHI K. (Hitachi, Ltd., Tokyo, JPN) ,  HANZAWA S. (Hitachi, Ltd., Tokyo, JPN) ,  MINE T. (Hitachi, Ltd., Tokyo, JPN) ,  SHIMA A. (Hitachi, Ltd., Tokyo, JPN) ,  FUJISAKI Y. (Hitachi, Ltd., Tokyo, JPN) ,  KUME H. (Hitachi, Ltd., Tokyo, JPN) ,  MORIYA H. (Hitachi, Ltd., Ibaraki, JPN) ,  TAKAURA N. (Hitachi, Ltd., Tokyo, JPN) ,  TORII K. (Hitachi, Ltd., Tokyo, JPN)
資料名： Digest of Technical Papers. Symposium on VLSI Technology  (Digest of Technical Papers. Symposium on VLSI Technology)
巻： 2009  ページ： 20-21  発行年： 2009年 
JST資料番号： A0035B  ISSN： 0743-1562  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ポリSi及び相変化メモリ技術を用いたメモリ素子が,広く調査されている。本稿では,ポリSiダイオードを用いた4F²セルサイズのクロスポイント相変化メモリを報告した。オン電流及びオフ電流が8MA/cm²及び100A/cm²であるポリSiで構成した選択ダイオードを製作した。ポリSiダイオードを用いた相変化メモリが,Si基板上の上層でメモリアレイの製作を可能にした。相変化メモリチップのメモリアレイの一般的占有率が36%である。それで,ポリSiダイオードを用いた相変化メモリチップのサイズを,Si基板選択素子を用いた相変化メモリと比較し36%低減した。

シソーラス用語： *ポリシリコン ,  *ダイオード ,  *不揮発性メモリ ,  *記憶素子 ,  接触抵抗 ,  アレイ回路 ,  半導体チップ ,  面積 ,  点 ,  十字形 ,  *PRAM【メモリ】
準シソーラス用語： クロスポイント ,  セルサイズ ,  チップ面積 ,  ポイント ,  メモリアレイ ,  メモリセル ,  *相変化メモリ

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： 接触抵抗 ,  ポリSi ,  ダイオード ,  セルサイズ ,  ポイント ,  相変化メモリ