文献

J-GLOBAL ID：200902257491600040   整理番号：06A1022789

ハイブリッド・アナログ/ディジタル・ループフィルタと全ディジタル無基準周波数取得を利用した2.5-Gb/s,マルチレート,0.25μm・CMOS構造クロック・データ回復回路

A 2.5-Gb/s Multi-Rate 0.25-μm CMOS Clock and Data Recovery Circuit Utilizing a Hybrid Analog/Digital Loop Filter and All-Digital Referenceless Frequency Acquisition

著者 (12件)： PERROTT Michael H. (Silicon Lab., TX, USA) ,  HUANG Yunteng (Silicon Lab., TX, USA) ,  BAIRD Rex T. (Silicon Lab., TX, USA) ,  GARLEPP Bruno W. (Silicon Lab., TX, USA) ,  PASTORELLO Douglas (Silicon Lab., NH, USA) ,  KING Eric T. (Silicon Lab., NH, USA) ,  YU Qicheng (Silicon Lab., NH, USA) ,  KASHA Dan B. (Silicon Lab., TX, USA) ,  STEINER Philip (Silicon Lab., NH, USA) ,  ZHANG Ligang (Silicon Lab., TX, USA) ,  HEIN Jerrell (Silicon Lab., TX, USA) ,  DEL SIGNORE Bruce (Silicon Lab., NH, USA)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 41  号： 12  ページ： 2930-2944  発行年： 2006年12月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 最近,ディジタルコンテント拡大を選び,アナログコンテントを最...

シソーラス用語： *CMOS構造 ,...
準シソーラス用語： ギガビットイーサネット ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=06A1022789&from=J-GLOBAL&jstjournalNo=B0761A") }}

分類 (3件)： その他の電子回路  (NC05090X) ,  信号理論  (ND02020G) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： アナログ ,  ディジタル ,  ループフィルタ ,  マルチレート ,  CMOS構造 ,  クロック・データ回復回路