文献

J-GLOBAL ID：200902261571850443   整理番号：03A0348565

埋込みメモリ試験と修理: SoC歩留りのためのインフラストラクチャーIP

Embedded-Memory Test and Repair: Infrastructure IP for SoC Yield

著者 (2件)： ZORIAN Y (Virage Logic) ,  SHOUKOURIAN S (Virage Logic)
資料名： IEEE Design & Test of Computers  (IEEE Design & Test of Computers)
巻： 20  号： 3  ページ： 58-66  発行年： 2003年05月 
JST資料番号： B0007C  ISSN： 0740-7475  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： SoCの埋込みメモリを試験・診断し,故障があれば修理して製造...

シソーラス用語： 埋込み【挿入】 ,...
準シソーラス用語： SOC【IC】 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=03A0348565&from=J-GLOBAL&jstjournalNo=B0007C") }}

分類 (1件)： 記憶装置  (JC04060F)

タイトルに関連する用語 (7件)： 埋込みメモリ ,  試験 ,  修理 ,  SOC ,  歩留り ,  インフラストラクチャー ,  IP