文献

J-GLOBAL ID：200902261774036288   整理番号：09A0106683

56nm技術における8MB/s書き込み率を有する16Gb 3ビット/セル(X3)NANDフラッシュメモリ

A 16 Gb 3-Bit Per Cell (X3) NAND Flash Memory on 56 nm Technology With 8 MB/s Write Rate

著者 (40件)： LI Yan (SanDisk Corp., CA, USA) ,  LEE Seungpil (SanDisk Corp., CA, USA) ,  FONG Yupin (SanDisk Corp., CA, USA) ,  PAN Feng (SanDisk Corp., CA, USA) ,  KUO Tien-Chien (SanDisk Corp., CA, USA) ,  PARK Jongmin (SanDisk Corp., CA, USA) ,  SAMADDAR Tapan (SanDisk Corp., CA, USA) ,  NGUYEN Hao Thai (SanDisk Corp., CA, USA) ,  MUI Man L. (SanDisk Corp., CA, USA) ,  HTOO Khin (SanDisk Corp., CA, USA) ,  KAMEI Teruhiko (SanDisk Corp., CA, USA) ,  HIGASHITANI Masaaki (SanDisk Corp., CA, USA) ,  YERO Emilio (SanDisk Corp., CA, USA) ,  KWON Gyuwan (SanDisk Corp., CA, USA) ,  KLIZA Phil (SanDisk Corp., CA, USA) ,  WAN Jun (SanDisk Corp., CA, USA) ,  KANEKO Tetsuya (Toshiba Corp. Semiconductor Co., Kanagawa, JPN) ,  MAEJIMA Hiroshi (Toshiba Corp. Semiconductor Co., Kanagawa, JPN) ,  SHIGA Hitoshi (Toshiba Corp. Semiconductor Co., Kanagawa, JPN) ,  HAMADA Makoto (Toshiba Corp. Semiconductor Co., Kanagawa, JPN) ,  FUJITA Norihiro (Toshiba Corp. Semiconductor Co., Kanagawa, JPN) ,  KANEBAKO Kazunori (Toshiba Corp. Semiconductor Co., Kanagawa, JPN) ,  TAM Eugene (SanDisk Corp., CA, USA) ,  KOH Anne (SanDisk Corp., CA, USA) ,  LU Iris (SanDisk Corp., CA, USA) ,  KUO Calvin Chia-Hong (SanDisk Corp., CA, USA) ,  PHAM Trung (SanDisk Corp., CA, USA) ,  HUYNH Jonathan (SanDisk Corp., CA, USA) ,  NGUYEN Qui (SanDisk Corp., CA, USA) ,  CHIBVONGODZE Hardwell (SanDisk Corp., CA, USA) ,  WATANABE Mitsuyuki (SanDisk Corp., CA, USA) ,  OOWADA Ken (SanDisk Corp., CA, USA) ,  SHAH Grishma (SanDisk Corp., CA, USA) ,  WOO Byungki (SanDisk Corp., CA, USA) ,  GAO Ray (SanDisk Corp., CA, USA) ,  CHAN James (SanDisk Corp., CA, USA) ,  LAN James (SanDisk Corp., CA, USA) ,  HONG Patrick (SanDisk Corp., CA, USA) ,  PENG Liping (SanDisk Corp., CA, USA) ,  DAS Debi (SanDisk Corp., CA, USA)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 44  号： 1  ページ： 195-207  発行年： 2009年01月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ABLアーキテクチャを有するX3,16GbNANDフラッシュメモリを設計し,シールドビットラインアーキテクチャに比較して2倍以上の書き込み性能を得た。この書きこみ速度は現市場のMLC(2ビット/セル)相当であり,MLCチップに比較してECCカラムの必要性はない。チッププロセスは56nm,3金属層を持つpサブトリプルウエルSTI CMOSプロセスであり,ダイサイズ142.5mm²で同技術を用いた同容量の2ビットセルNANDに比較して22%のダイセービングとなる。ページ当たりの平均プログラム速度は22ms,平均消去時間は2msである。X3NANDは高密度,高速度,低電力,軽重量,モバイル,信頼性を要する応用に期待される。

シソーラス用語： *NAND回路 ,  *フラッシュメモリ ,  半導体プロセス ,  計算機アーキテクチャ
準シソーラス用語： ABLアーキテクチャ ,  CMOSプロセス

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： 書き込み ,  ビット ,  セル ,  NANDフラッシュメモリ