文献

J-GLOBAL ID：200902264311564527   整理番号：07A0109225

3次元デバイスシミュレーションによる量子とゲート直接トンネリング効果を含んだ6T・SOI・SRAMセル安定性の研究

Investigation of 6T SOI SRAM Cell Stability Including Quantum and Gate Direct Tunneling Effects by Three-dimensional Device Simulation

著者 (4件)： TANABE R. (Fujitsu Lab. Ltd., Tokyo, JPN) ,  TOSAKA Y. (Fujitsu Lab. Ltd., Tokyo, JPN) ,  ASHIZAWA Y. (Fujitsu Lab. Ltd., Tokyo, JPN) ,  OKA H. (Fujitsu Lab. Ltd., Tokyo, JPN)
資料名： 2005 International Conference on Simulation of Semiconductor Processes and Devices  (2005 International Conference on Simulation of Semiconductor Processes and Devices)
ページ： 43-46  発行年： 2005年 
JST資料番号： K20050117  ISBN： 4-9902762-0-5  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 近年,CMOS技術が劇的にスケールダウンされるとともに,さら...

シソーラス用語： *SRAM ,...
準シソーラス用語： *デバイスシミュレーション ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0109225&from=J-GLOBAL&jstjournalNo=K20050117") }}

分類 (3件)： 集積回路一般  (NC03161C) ,  固体デバイス計測・試験・信頼性  (NC03040G) ,  界面の電気的性質一般  (BM03081H)

タイトルに関連する用語 (10件)： 3次元 ,  デバイスシミュレーション ,  量子 ,  ゲート ,  直接トンネリング ,  SOI ,  SRAM ,  セル ,  安定性 ,  研究