文献

J-GLOBAL ID：200902264549257045   整理番号：09A1072489

ゲートファーストメタルゲート/高k技術を用いたコスト効率的な28nm LSTP CMOS

Cost-Effective 28-nm LSTP CMOS using Gate-First Metal Gate/High-k Technology

著者 (40件)： TOMIMATSU T. (Renesas Technol. Corp., Hyogo, JPN) ,  GOTO Y. (Renesas Technol. Corp., Hyogo, JPN) ,  KATO H. (Renesas Technol. Corp., Hyogo, JPN) ,  AMMA M. (Renesas Technol. Corp., Hyogo, JPN) ,  IGARASHI M. (Renesas Technol. Corp., Hyogo, JPN) ,  KUSAKABE Y. (Renesas Technol. Corp., Hyogo, JPN) ,  TAKEUCHI M. (Renesas Technol. Corp., Hyogo, JPN) ,  OHBAYASHI S. (Renesas Technol. Corp., Hyogo, JPN) ,  SAKASHITA S. (Renesas Technol. Corp., Hyogo, JPN) ,  KAWAHARA T. (Renesas Technol. Corp., Hyogo, JPN) ,  MIZUTANI M. (Renesas Technol. Corp., Hyogo, JPN) ,  INOUE M. (Renesas Technol. Corp., Hyogo, JPN) ,  SAWADA M. (Renesas Technol. Corp., Hyogo, JPN) ,  KAWASAKI Y. (Renesas Technol. Corp., Hyogo, JPN) ,  YAMANARI S. (Renesas Technol. Corp., Hyogo, JPN) ,  MIYAGAWA Y. (Renesas Technol. Corp., Hyogo, JPN) ,  TAKESHIMA Y. (Renesas Technol. Corp., Hyogo, JPN) ,  YAMAMOTO Y. (Renesas Technol. Corp., Hyogo, JPN) ,  ENDO S. (Renesas Technol. Corp., Hyogo, JPN) ,  HAYASHI T. (Renesas Technol. Corp., Hyogo, JPN) ,  NISHIDA Y. (Renesas Technol. Corp., Hyogo, JPN) ,  HORITA K. (Renesas Technol. Corp., Hyogo, JPN) ,  YAMASHITA T. (Renesas Technol. Corp., Hyogo, JPN) ,  ODA H. (Renesas Technol. Corp., Hyogo, JPN) ,  TSUKAMOTO K. (Renesas Technol. Corp., Hyogo, JPN) ,  INOUE Y. (Renesas Technol. Corp., Hyogo, JPN) ,  FUJIMOTO H. (Panasonic Corp., Kyoto, JPN) ,  SATO Y. (Panasonic Corp., Kyoto, JPN) ,  YAMASHITA K. (Panasonic Corp., Kyoto, JPN) ,  MITSUHASHI R. (Panasonic Corp., Kyoto, JPN) ,  MATSUYAMA S. (Panasonic Corp., Kyoto, JPN) ,  MORIYAMA Y. (Panasonic Corp., Kyoto, JPN) ,  NAKANISHI K. (Panasonic Corp., Kyoto, JPN) ,  NODA T. (Panasonic Corp., Kyoto, JPN) ,  SAHARA Y. (Panasonic Corp., Kyoto, JPN) ,  KOIKE N. (Panasonic Corp., Kyoto, JPN) ,  HIRASE J. (Panasonic Corp., Kyoto, JPN) ,  YAMADA T. (Panasonic Corp., Kyoto, JPN) ,  OGAWA H. (Panasonic Corp., Kyoto, JPN) ,  OGURA M. (Panasonic Corp., Kyoto, JPN)
資料名： Digest of Technical Papers. Symposium on VLSI Technology  (Digest of Technical Papers. Symposium on VLSI Technology)
巻： 2009  ページ： 30-31  発行年： 2009年 
JST資料番号： A0035B  ISSN： 0743-1562  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 45nm及びこれを超えるCMOS用の技術動向は,ポリSi/SiONからメタルゲート/高k(MG/HK)へ急速に動いている。本稿では,ディジタル家電またはモバイル製品を含む低電力及び低スタンバイ電力素子用の28nm CMOS技術を報告した。コスト効率的製造の要求から,ゲートファーストMG/HKプロセスを採用した。超狭幅アイソレーション,超浅い接合形成及びチャネル応力技術のような外の最先端技術を,高性能及び高信頼性を実現するために利用した。22nmノードに関する変動性低減に対するMG/HKの可能性を示した。

シソーラス用語： *CMOS構造 ,  *MOSFET ,  *ゲート【半導体】 ,  *誘電体薄膜 ,  *製造原価 ,  *消費電力 ,  半導体素子 ,  半導体接合 ,  先端技術
準シソーラス用語： CMOS技術 ,  スタンバイ電力 ,  メタルゲート ,  高k材料 ,  製造コスト ,  浅い接合 ,  低電力 ,  電力素子

分類 (2件)： トランジスタ  (NC03070N) ,  固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (2件)： コスト効率 ,  CMOS