文献

J-GLOBAL ID：200902270868627076   整理番号：09A0044217

側壁転写法を使ったサブ-32nmラインおよびスペースのパターン形成

Sub-32nm line and space patterning using sidewall transfer process

著者 (10件)： YAHASHI K. (Toshiba Corp. Semiconductor Co., Yokohama, JPN) ,  ISHIKAWA M. (Toshiba Corp. Semiconductor Co., Yokohama, JPN) ,  OGUMA H. (Toshiba Corp. Semiconductor Co., Yokohama, JPN) ,  OMURA M. (Toshiba Corp. Semiconductor Co., Yokohama, JPN) ,  TAKAHASHI S. (Toshiba Corp. Semiconductor Co., Yokohama, JPN) ,  IWASE M. (Toshiba Corp. Semiconductor Co., Yokohama, JPN) ,  HAYASHI H. (Toshiba Corp. Semiconductor Co., Yokohama, JPN) ,  SAKAI I. (Toshiba Corp. Semiconductor Co., Yokohama, JPN) ,  HASEGAWA M. (Toshiba Corp. Semiconductor Co., Yokohama, JPN) ,  OHIWA T. (Toshiba Corp. Semiconductor Co., Yokohama, JPN)
資料名： Proceedings of International Symposium on Dry Process  (Proceedings of International Symposium on Dry Process)
巻： 30th  ページ： 279-280  発行年： 2008年 
JST資料番号： Y0378B  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 英語 (EN)

シソーラス用語： *パターン形成 ,  *半導体プロセス ,  線 ,  空間
準シソーラス用語： *側壁転写法

分類 (1件)： 固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (5件)： 側壁 ,  転写 ,  サブ ,  スペース ,  パターン形成