文献

J-GLOBAL ID：200902271366281806   整理番号：08A0194798

65nmフォールトトレラントマイクロプロセッサ実行コアのための6.5GHz 54mW 64-bitパリティチェック加算器

A 6.5GHz 54mW 64-bit Parity-Checking Adder for 65nm Fault-Tolerant Microprocessor Execution Cores

著者 (4件)： MATHEW Sanu (Intel Corp., OR, USA) ,  ANDERS Mark (Intel Corp., OR, USA) ,  KRISHNAMURTHY Ram (Intel Corp., OR, USA) ,  BORKAR Shekhar (Intel Corp., OR, USA)
資料名： Digest of Technical Papers. Symposium on VLSI Circuits  (Digest of Technical Papers. Symposium on VLSI Circuits)
巻： 2007  ページ： 37-38  発行年： 2007年 
JST資料番号： W0767A  ISSN： 2158-5601  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： プロセス,電圧,温度変動とα粒子により生じるソフトエラーがマイクロプロセッサ実行コアの重要ノードのロジックレベルに過渡的誤動作を生じ,メモリに誤った結果を返す。これがマイクロプロッセサのプログラムフローに数千サイクル後に誤りとして検出されても回復は困難である。従ってマイクロプロセッサ実行コアのリアルタイムエラー検出が要求される。その目的で,65nm64-bitマイクロプロセッサ実行コアを目標に全消費電力54mWの6.5GHz動作,フォールトトレラントパリティチェック加算器を設計した。本加算器は単一誤動作(単一の誤動作で複数ビットの誤差を誘起)100%カバーする。6%のエリアオーバヘッドでパリティ計算遅延オーバヘッドを33%削減する。

シソーラス用語： フォールトトレランス ,  *マイクロプロセッサ ,  時間 ,  誤り検出 ,  消費電力 ,  *パリティ検査 ,  *加算器 ,  α粒子
準シソーラス用語： エラー検出 ,  パリティチェック ,  リアルタイム

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： フォールトトレラント ,  マイクロプロセッサ ,  コア ,  パリティチェック ,  加算器