文献

J-GLOBAL ID：200902273115054846   整理番号：03A0325896

大局的画像領域分割のためのデジタル方式抵抗ヒューズネットワークの設計とFPGAへの実装

Design of a Digital Resistive-Fuse Network Circuit for Coarse Image Region Segmentation and Its Implementation Using an FPGA

著者 (5件)： 中野鉄平 (広島大 大学院先端物質科学研究科) ,  森江隆 (九州工大 大学院生命体工学研究科) ,  安藤博士 (広島大 ナノデバイスシステム研セ) ,  石津任章 (広島産業科学技術研) ,  岩田穆 (広島大 大学院先端物質科学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 102  号： 685(ICD2002 211-219)  ページ： 49-53  発行年： 2003年03月06日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： エッジ抽出とノイズ除去(平滑化)を同時に行うことのできるモデ...

シソーラス用語： *画像処理システム ,...
準シソーラス用語： 抵抗ヒューズ ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=03A0325896&from=J-GLOBAL&jstjournalNo=S0532B") }}

分類 (2件)： 半導体集積回路  (NC03162T) ,  プリント回路  (NA05040O)

タイトルに関連する用語 (6件)： 画像領域 ,  デジタル方式 ,  ヒューズ ,  設計 ,  FPGA ,  実装