文献

J-GLOBAL ID：200902273191015515   整理番号：09A0277681

0.13μm CMOSにおける32 mW 1.25 GS/s 6b 2b/Step SAR ADC

A 32mW 1.25GS/s 6b 2b/Step SAR ADC in 0.13μm CMOS

著者 (3件)： CAO Zhiheng (Qualcomm, CA, USA) ,  YAN Shouli (Univ. Texas at Austin, TX, USA) ,  LI Yunchu (Analog Devices, MA, USA)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 44  号： 3  ページ： 862-873  発行年： 2009年03月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： この論文は新しいタイプの逐次比較レジスタ(SAR)アナログ-デジタル変換回路(ADC)を提示した。このADCは,1.25 GS/s ,6-bit性能をフラッシュADCよりも非常に低い電力消費とより小さいダイ面積を達成するために,高速ディジタルロジックと高度に適合させた小さい容量を,標準的ナノメートルディジタルCMOSプロセスを利用した。多くの従来発表された低電力高速ADCと異なり,このADCはディジタル後処理あるいはオフライン較正無しに6-bit精度を32mWの全電力消費で達成した。このことから,このADCは多くの応用における現存するADCに対する簡単な代替物として使用可能である。

シソーラス用語： *AD変換器 ,  *アナログ集積回路 ,  半導体 ,  *CMOS構造 ,  電力消費 ,  *SC回路 ,  *CMOS
準シソーラス用語： アナログIC ,  スイッチトキャパシタ回路

分類 (2件)： AD・DA変換回路  (NC05080M) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： CMOS ,  Mw ,  STEP ,  SAR ,  ADC