文献

J-GLOBAL ID：200902275143532543   整理番号：09A0311303

グリッチ低減を伴うインストラクション駆動クロックスケジューリング

Instruction-Driven Clock Scheduling with Glitch Mitigation

著者 (4件)： WEI Gu-Yeon (Harvard Univ., MA) ,  BROOKS David (Harvard Univ., MA) ,  KHAN Ali Durlov (Harvard Univ., MA) ,  LIANG Xiaoyao (Harvard Univ., MA)
資料名： Proceedings of the International Symposium on Low Power Electronics and Design  (Proceedings of the International Symposium on Low Power Electronics and Design)
巻： 13th  ページ： 292-297  発行年： 2008年 
JST資料番号： W1317A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 実際のプロセッサの計算負荷の解析は圧倒的多数のバブルが浮動小数点ユニットのようなパイプラインを通じて持続することを示した。クロックスケジューリングは表面上はパイプラインの深さに,性能損失無しにインストラクションストリームの中のバブルを配慮して適応した。より浅いパイプライン(即ち,より長いパイプステージ)は動的出力を増やしながらロジックを通してより大量のグリッチを伝搬する傾向がある。より高いグリッチ出力はクロックスケジューリングによって提示された省電力を厳しく縮減するが,中間ステージの賢明なクロッキングは最悪のシナリオに対応する省電力を回復するためのグリッチ軽減を提示した。実際の負荷で動作しているPOWER-4類似のプロセッサの中のFPUに適用したクロックスケジューリングの詳細解析は,積極的なクロックゲート設計に比べて15%の平均正味の省電力を示した。

シソーラス用語： *クロック ,  *スケジューリング ,  教示 ,  *グリッチ ,  演算プロセッサ ,  負荷 ,  パイプライン演算 ,  計算負荷 ,  省エネルギー技術 ,  *測時機 ,  節約
準シソーラス用語： 省エネルギー ,  *インストラクション ,  クロック分配 ,  ストリーム ,  プロセッサ ,  省電力

分類 (1件)： 制御方式  (JC02030K)

タイトルに関連する用語 (4件)： グリッチ ,  インストラクション ,  クロック ,  スケジューリング