文献

J-GLOBAL ID：200902275546333281   整理番号：09A0404700

TILE64: メッシュ結合64コアSoC

TILE64 Processor: A 64-Core SoC with Mesh Interconnect

著者 (21件)： BELL Shane (Tilera, MA) ,  EDWARDS Bruce (Tilera, MA) ,  AMANN John (Tilera, MA) ,  CONLIN Rich (Tilera, MA) ,  JOYCE Kevin (Tilera, MA) ,  LEUNG Vince (Tilera, MA) ,  MACKAY John (Tilera, MA) ,  REIF Mike (Tilera, MA) ,  BAO Liewei (Tilera, MA) ,  BROWN John (Tilera, MA) ,  MATTINA Matthew (Tilera, MA) ,  MIAO Chyi-Chang (Tilera, MA) ,  RAMEY Carl (Tilera, MA) ,  WENTZLAFF David (Tilera, MA) ,  ANDERSON Walker (Tilera, MA) ,  BERGER Ethan (Tilera, MA) ,  FAIRBANKS Nat (Tilera, MA) ,  KHAN Durlov (Tilera, MA) ,  MONTENEGRO Froilan (Tilera, MA) ,  STICKNEY Jay (Tilera, MA) ,  ZOOK John (Tilera, MA)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 2008 Vol.1  ページ： 88-89  発行年： 2008年 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： TILE64プロセッサは,ネットワークやマルチメディア用の組込み型高性能多用途マルチコアSoCである。8×8に配列した,64個のタイルプロセッサは,拡張可能な2次元メッシュネットワークで接続され,周辺に高速I/Oを持つ。各汎用のプロセッサは全く同一で,SMP Linuxを走らせられる。チップのピーク帯域は,25GB/sで,72ビット,800MHz DDR2インターフェイスを使用する。柔軟な汎用I/Oポートと低速インターフェイスはシステムのシームレス統合を提供する。各プロセッサは,64ビットの3ワイドVLIWマシンである。90nm,3閾値CMOSプロセスで,615百万トランジスタで製作する。

シソーラス用語： 結合 ,  超LSI ,  *演算プロセッサ ,  ネットワーク ,  *マルチメディア ,  システム ,  計算機周辺装置 ,  Linux ,  計算機アーキテクチャ ,  半導体プロセス ,  *組込みシステム ,  VLIWアーキテクチャ
準シソーラス用語： CMOSプロセス ,  *SOC ,  プロセッサ ,  *メッシュ結合 ,  周辺デバイス

分類 (4件)： 汎用演算制御装置  (JC04020N) ,  計算機網  (JC03000K) ,  演算方式  (JC02020Z) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： メッシュ ,  コア ,  SOC