文献

J-GLOBAL ID：200902276550908155   整理番号：09A1062165

エレクトロニックシステムレベル合成法

Electronic System-Level Synthesis Methodologies

著者 (6件)： GERSTLAUER Andreas (Univ. Texas at Austin, TX, USA) ,  HAUBELT Christian (Univ. Erlangen-Nuremberg, Erlangen, DEU) ,  PIMENTEL Andy D. (Univ. Amsterdam, Amsterdam, NLD) ,  STEFANOV Todor P. (Leiden Univ., Leiden, NLD) ,  GAJSKI Daniel D. (Univ. California, CA, USA) ,  TEICH Juergen (Univ. Erlangen-Nuremberg, Erlangen, DEU)
資料名： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻： 28  号： 10  ページ： 1517-1530  発行年： 2009年10月 
JST資料番号： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  資料種別： 逐次刊行物 (A)
記事区分： 文献レビュー  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 増大するシステム複雑度に対して設計生産性向上のために,抽象度を上げてエレクトニックシステムレベル(ESL)を目指し,対応する設計自動化ツールを用意することが欠かせない。真のESL合成ツールは,アルゴリズミックな仕様から,ハードウェアソフトウェア境界にまたがってシステムを生成する十全なフローの元で設計タスクを統合することを要する。本論文では,ESL合成法とツールの,最新の方向と将来ニーズとを,解析的にまた比較をしながら概観を述べる。設計フローと合成プロセスとのESL合成について,先ず分類のための一般的フレームワークを示した。さらに,筆者らのグループで開発した代表的な3件の手法,Daedalus,SCE(system-on-chip environment),SystemCoDesignを取り上げた。また関連する学術的手法,Metropolis,Koski,PeaCE/HOPESを議論した。その上で,これら事例に基づいた,今後の研究方向を示した。

シソーラス用語： *CAD【計算機】 ,  *CAE【計算機】 ,  超LSI ,  事例研究 ,  生産性 ,  抽象 ,  ハードウェア設計 ,  ソフトウェア設計
準シソーラス用語： *エレクトロニックシステムレベル合成法 ,  システムオンチップ ,  設計フロー ,  設計自動化 ,  抽象化 ,  抽象度

分類 (2件)： CAD,CAM  (JE10000A) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (1件)： 合成法