文献

J-GLOBAL ID：200902278799957361   整理番号：07A0791514

超並列メモリー埋込SIMDマトリクスプロセッサを用いた離散コサイン変換処理の高速化

Acceleration of DCT Processing with Massive-Parallel Memory-Embedded SIMD Matrix Processor

著者 (9件)： KUMAKI Takeshi (Hiroshima Univ., Higashihiroshima-shi, JPN) ,  ISHIZAKI Masakatsu (Hiroshima Univ., Higashihiroshima-shi, JPN) ,  KOIDE Tetsushi (Hiroshima Univ., Higashihiroshima-shi, JPN) ,  MATTAUSCH Hans Juergen (Hiroshima Univ., Higashihiroshima-shi, JPN) ,  KURODA Yasuto (Renesas Technol. Co., Itami-shi, JPN) ,  NODA Hideyuki (Renesas Technol. Co., Itami-shi, JPN) ,  DOSAKA Katsumi (Renesas Technol. Co., Itami-shi, JPN) ,  ARIMOTO Kazutami (Renesas Technol. Co., Itami-shi, JPN) ,  SAITO Kazunori (Renesas Technol. Co., Itami-shi, JPN)
資料名： IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers))
巻： E90-D  号： 8  ページ： 1312-1315  発行年： 2007年08月01日 
JST資料番号： L1371A  ISSN： 0916-8532  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本論文では,超並列メモリー埋込SIMDマトリクスプロセッサを...

シソーラス用語： *DCT【変換】 ,...
準シソーラス用語： *DSP【プロセッサ】

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0791514&from=J-GLOBAL&jstjournalNo=L1371A") }}

分類 (1件)： 専用演算制御装置  (JC04030Y)

引用文献 (9件)：

• ANDERSON, M. Parallel JPEG processing with a hardware accelerated DSP processor. Examensarbete utfort i Datorteknik vid Tekniska Hogskolan I Linkoping. 2004
• REDFORD, J. Parallelizing JPEG. 2003
• NAKAJIMA, M. A 40GOPS 250mW massively parallel processor based on matrix architecture. ISSCC Dig. Tech. Papers, Feb. 2006. 2006, 410-412
• TANIZAKI, T. A super parallel SIMD processor with time/space conversion bus bridge on the matrix architecture. IEICE Technical Report. 2006, ICD2006-79
• SAKAI, Y. The image information coding. 2001, 118-120

タイトルに関連する用語 (7件)： 並列メモリー ,  埋込 ,  SIMD ,  マトリクス ,  プロセッサ ,  離散コサイン変換 ,  高速化