CMOSプラットホーム上に同時に実現された格子不整合S/Dストレッサを特徴とする性能向上方式:Sn<sup>+</sup>注入によるpFETのためのe-SiGeSn S/DおよびC<sup>+</sup>注入によるnFETのためのSiC S/D

WANG Grace Huiqi; TOH Eng-Huat; WANG Xincai; SENG Debbie Hwee Leng; TRIPATHY Sudhinrajan; OSIPOWICZ Thomas; CHAN Tau Kuei; SAMUDRA Ganesh; YEO Yee-Chia

文献

J-GLOBAL ID：200902281320469318 整理番号：08A1148609

CMOSプラットホーム上に同時に実現された格子不整合S/Dストレッサを特徴とする性能向上方式:Sn⁺注入によるpFETのためのe-SiGeSn S/DおよびC⁺注入によるnFETのためのSiC S/D

Performance enhancement schemes featuring lattice mismatched S/D stressors concurrently realized on CMOS platform: e-SiGeSn S/D for pFETs by Sn⁺ implant and SiC S/D for nFETs by C⁺ implant

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=08A1148609&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=08A1148609&from=J-GLOBAL&jstjournalNo=A0035B") }}

著者 (9件)： , , , , , , , ,
資料名：
巻： 2008 ページ： 161-162 発行年： 2008年
JST資料番号： A0035B ISSN： 0743-1562 資料種別：会議録 (C)
記事区分：短報発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

p-およびn-FETそれぞれに圧縮および引っ張り歪を導入するために,SiGeとSiCのソース/ドレイン(S/D)ストレッサ技術が研究されている。レーザアニールは平衡限界よりも高い固溶度を実現できるので,ストレッサの形成のためレーザアニールの調査は重要である。本稿では,非常に大きい歪効果を実現するために,Snの注入とレーザアニールにより形成したSiGeSn S/Dを用いた新しいSiチャネルトランジスタを初めて報告した。SnとC原子を同時に格子位置に置換し,Siチャネルp-FETのSi_0.7Ge_0.3 S/Dにおいて7原子%置換Sn濃度を達成した。正孔移動度の150%改良を示した。また,表面およびチャネル配向への性能の依存性や電子移動度を増加するためにS/DへのCの組み入れも研究した。

, , , , , , , , , , , ,
, , , , , ,

トランジスタ , 固体デバイス材料

, , , , , , ,

前のページに戻る

CMOSプラットホーム上に同時に実現された格子不整合S/Dストレッサを特徴とする性能向上方式:Sn+注入によるpFETのためのe-SiGeSn S/DおよびC+注入によるnFETのためのSiC S/D

CMOSプラットホーム上に同時に実現された格子不整合S/Dストレッサを特徴とする性能向上方式:Sn⁺注入によるpFETのためのe-SiGeSn S/DおよびC⁺注入によるnFETのためのSiC S/D