文献

J-GLOBAL ID：200902283786221777   整理番号：05A0243414

ビルトイン型ソフトエラー耐性をもつロバストなシステム設計

Robust System Design with Built-In Soft-Error Resilience

著者 (5件)： MITRA S (Intel) ,  SEIFERT N (Intel) ,  ZHANG M (Intel) ,  SHI Q (Intel) ,  KIM K S (Intel)
資料名： Computer  (Computer)
巻： 38  号： 2  ページ： 43-52  発行年： 2005年02月 
JST資料番号： B0794A  ISSN： 0018-9162  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 宇宙線からのニュートロンやパッケージング材料からのアルファ粒...

シソーラス用語： *半導体集積回路 ,...
準シソーラス用語： テスト容易化設計

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=05A0243414&from=J-GLOBAL&jstjournalNo=B0794A") }}

分類 (3件)： 固体デバイス計測・試験・信頼性  (NC03040G) ,  集積回路一般  (NC03161C) ,  論理回路  (NC05070B)

タイトルに関連する用語 (4件)： ソフトエラー ,  耐性 ,  ロバスト ,  システム設計