文献

J-GLOBAL ID：200902286129738114   整理番号：09A0404845

43nmCMOS技術による120mm²16Gb4-MLC NANDフラッシュメモリ

A 120mm² 16Gb 4-MLC NAND Flash Memory with 43nm CMOS Technology

著者 (37件)： KANDA Kazushige (Toshiba, Yokohama, JPN) ,  KOYANAGI Masaru (Toshiba, Yokohama, JPN) ,  YAMAMURA Toshio (Toshiba, Yokohama, JPN) ,  HOSONO Koji (Toshiba, Yokohama, JPN) ,  YOSHIHARA Masahiro (Toshiba, Yokohama, JPN) ,  MIWA Toru (SanDisk, Yokohama, JPN) ,  KATO Yosuke (SanDisk, Yokohama, JPN) ,  MAK Alex (SanDisk, CA) ,  CHAN Siu Lung (SanDisk, CA) ,  TSAI Frank (SanDisk, CA) ,  CERNEA Raul (SanDisk, CA) ,  LE Binh (SanDisk, CA) ,  MAKINO Eiichi (Toshiba, Yokohama, JPN) ,  TAIRA Takashi (Toshiba, Yokohama, JPN) ,  OTAKE Hiroyuki (Toshiba, Yokohama, JPN) ,  KAJIMURA Norifumi (Toshiba, Yokohama, JPN) ,  FUJIMURA Susumu (Toshiba, Yokohama, JPN) ,  TAKEUCHI Yoshiaki (Toshiba, Yokohama, JPN) ,  ITOH Mikihiko (Toshiba, Yokohama, JPN) ,  SHIRAKAWA Masanobu (Toshiba, Yokohama, JPN) ,  NAKAMURA Dai (Toshiba, Yokohama, JPN) ,  SUZUKI Yuya (Toshiba, Yokohama, JPN) ,  OKUKAWA Yuki (Toshiba, Yokohama, JPN) ,  KOJIMA Masatsugu (Toshiba, Yokohama, JPN) ,  YONEYA Kazuhide (Toshiba, Yokohama, JPN) ,  ARIZONO Takamichi (Toshiba, Yokohama, JPN) ,  HISADA Toshiki (Toshiba, Yokohama, JPN) ,  MIYAMOTO Shinji (Toshiba, Yokohama, JPN) ,  NOGUCHI Mitsuhiro (Toshiba, Yokohama, JPN) ,  YAEGASHI Toshitake (Toshiba, Yokohama, JPN) ,  HIGASHITANI Masaaki (SanDisk, CA) ,  ITO Fumitoshi (SanDisk, Yokohama, JPN) ,  KAMEI Teruhiko (SanDisk, Yokohama, JPN) ,  HEMINK Gertjan (SanDisk, Yokohama, JPN) ,  MARUYAMA Tooru (Toshiba, Yokohama, JPN) ,  INO Kazumi (Toshiba, Yokohama, JPN) ,  OHSHIMA Shigeo (Toshiba, Yokohama, JPN)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 2008 Vol.1  ページ： 430-431  発行年： 2008年 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 静止カメラ,携帯電話の要求,更にはHDDの置き換え可能性に対して,NANDフラッシュメモリは,低ビット単価を維持し大容量を達成することが重要である。本論文では,この要求に適合すべく,43nmCMOS技術を用い16Gb/s4マルチレベルセル(MLC)NANDフラッシュメモリを開発した。チップは2プレーンからなり,プレーンサイズ1Kブロック,ブロックサイズ1Mバイト,ページサイズ8Kバイトで構成した。ストリングあたり66NANDセルによりチップ面積を約9.2%縮小した。制御ゲート(CG)駆動回路,アレイ上接地母線および2段駆動回路(DSD)を用い,チップサイズ9.28X12.96mm²を可能とし,2GB単一チップマイクロセキュアディジタル(SD)メモリーカードを実現した。ダミーワード線によりゲート誘起ドレイン漏洩(GIDL)を抑制し,より良好なプログラム擾乱耐性を提供した。

シソーラス用語： *フラッシュメモリ ,  携帯電話 ,  論理演算 ,  記憶素子 ,  ゲート【半導体】 ,  駆動回路 ,  接地 ,  母線 ,  ドレイン【半導体】
準シソーラス用語： *CMOS技術 ,  HDD ,  *NAND ,  チップ【IC】 ,  マルチレベル ,  *メモリカード ,  メモリセル ,  ワード線

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (1件)： NANDフラッシュメモリ