文献

J-GLOBAL ID：200902296586158730   整理番号：09A0404895

90nm CMOSにおける24GS/s 6ビットAD変換器

A 24GS/s 6b ADC in 90nm CMOS

著者 (11件)： SCHVAN Peter (Nortel, Ottawa, CAN) ,  BACH Jerome (STMicroelectronics, Crolles, FRA) ,  FALT Chris (Nortel, Ottawa, CAN) ,  FLEMKE Philip (Nortel, Ottawa, CAN) ,  GIBBINS Robert (Nortel, Ottawa, CAN) ,  GRESHISHCHEV Yuriy (Nortel, Ottawa, CAN) ,  BEN-HAMIDA Naim (Nortel, Ottawa, CAN) ,  POLLEX Daniel (Nortel, Ottawa, CAN) ,  SITCH John (Nortel, Ottawa, CAN) ,  WANG Shing-Chi (Nortel, Ottawa, CAN) ,  WOLCZANSKI John (Nortel, Ottawa, CAN)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 2008 Vol.1  ページ： 544-545  発行年： 2008年 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 同じ性能を持つAD変換器と比べて,入力周波数12GHzまで最も高い有効ビット数と1.2Wと最も低い消費電力の90nm CMOS 24GS/s 6ビットAD変換器を提案した。このAD変換器は,遅れ,利得とオフセット構成能力を持った2.5Vトラックホールドと結合し,1Vからの電源で動作する逐次近似レジスタ(SAR)型自己較正変換器のインタリーブ構造を用いた。AD変換器は90nm CMOSプロセスで製作した。占用面積は4×4mm²であった。電源からの雑音を減らすために,金属-金属とMOSデカップリングキャパシタを広範囲に使用し,回路のディジタルとアナログ部の電源供給線を分離した。変換ステップ当り5pJの性能指数で,1~2.5V電源の動作で電力消費は1.2Wであり,今まで報告された高速変換器のいずれよりも優れていた。

シソーラス用語： *AD変換器 ,  電子技術 ,  *SHF【周波数】 ,  逐次近似 ,  レジスタ ,  消費電力 ,  インタリーブ ,  コンデンサ
準シソーラス用語： *CMOS技術 ,  デカップリングキャパシタ ,  超微細構造 ,  低消費電力

分類 (2件)： AD・DA変換回路  (NC05080M) ,  混成集積回路  (NC03163K)

タイトルに関連する用語 (2件)： CMOS ,  AD変換器