文献

J-GLOBAL ID：200902297091880444   整理番号：04A0593681

パイプラインステージ統合とダイナミック・ボルテージ・スケーリングを併用したハイブリッド消費電力削減機構

A Hybrid Power Reduction Mechanism Using Pipeline Stage Unification and Dynamic Voltage Scaling

著者 (3件)： 嶋田創 (名古屋大 大学院工学研究科) ,  安藤秀樹 (名古屋大 大学院工学研究科) ,  島田俊夫 (名古屋大 大学院工学研究科)
資料名： 情報処理学会シンポジウム論文集  (情報処理学会ワークショップ論文集)
巻： 2004  号： 6  ページ： 11-18  発行年： 2004年05月26日 
JST資料番号： Y0978B  ISSN： 1344-0640  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 近年のモバイルプロセッサでは,低消費電力と高性能の両方が要求...

シソーラス用語： *パイプライン処理 ,...
準シソーラス用語： クロック周波数 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=04A0593681&from=J-GLOBAL&jstjournalNo=Y0978B") }}

分類 (2件)： ディジタル計算機方式一般  (JC02010O) ,  ディジタル計算機ハードウェア一般  (JC04010C)

タイトルに関連する用語 (5件)： パイプライン ,  ステージ ,  統合 ,  併用 ,  消費電力