文献

J-GLOBAL ID：200902299335347533   整理番号：07A1216204

改良GSM/UMTS受信機構造に用いる2/5mW CMOS ΔΣ変調器

A 2/5mW CMOS ΔΣ modulator employed in an improved GSM/UMTS receiver structure

著者 (4件)： ZAHABI A. (IC Design Lab., Univ. of Tehran) ,  SHOAEI O. (IC Design Lab., Univ. of Tehran) ,  KOOLIVAND Y. (IC Design Lab., Univ. of Tehran) ,  JABEHDAR-MARALANI P. (IC Design Lab., Univ. of Tehran)
資料名： IEICE Electronics Express (Web)  (IEICE Electronics Express (Web))
巻： 2  号： 8  ページ： 267-273 (J-STAGE)  発行年： 2005年 
JST資料番号： U0039A  ISSN： 1349-2543  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 最適低IF(LIF)/ゼロIF(ZIF)受信機アーキテクチャ...

シソーラス用語： *ΔΣ変調 ,...
準シソーラス用語： *CMOSプロセス ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A1216204&from=J-GLOBAL&jstjournalNo=U0039A") }}

分類 (2件)： 変復調回路  (NC05050F) ,  半導体集積回路  (NC03162T)

引用文献 (3件)：

• [1] Ruoxin Jiang and Terri S. Fiez, “A 14-bit ΔΣ ADC with 8 OSR and 4-MHz Conversion Bandwidth in a 0.18-µm CMOS Process, ” IEEE J. Solid-State Circuits, vol. 39, no. 1, Jan. 2004.
• [2] A. A. Hamoui and K. Martin, “High-Order Multibit Modulators and Pseudo Data-Weighted-Averaging in Low-Oversampling ΔΣ ADCs for Broad-Band Applications, ” IEEE Trans. Circuits Syst. I, vol. 51, no. 1, Jan. 2004.
• [3] Thomas Burger and Qiuting Huang, “13.5-mW 185-Msample/s ΔΣ modulator for UMTS/GSM dual-standard IF reception, ” IEEE J. Solid-State Circuits, vol. 36, no. 12, Dec. 2001.

タイトルに関連する用語 (5件)： GSM ,  UMTS ,  受信機 ,  CMOS ,  ΔΣ変調器