特許

J-GLOBAL ID：200903000009326826

改良された出力ドライバを含むメモリ記憶装置及びデータ処理システム

発明者： ゲリー・エス・デルプ ,  ブライアン・エイ・シュエルク
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-308371
公開番号（公開出願番号）：特開平6-267274
出願日： 1993年12月08日
公開日（公表日）： 1994年09月22日
要約：

【要約】【目的】 改良された半導体メモリ記憶システムを提供すること。特に、出力ドライバのトランジスタが、半分の時間でスイッチできるようにする。【構成】 複数の出力ドライバを有する、論理出力信号生成ICが開示される。各出力ドライバが、電源バスと出力端子との間に配置されるプル・アップ素子と、出力端子とグラウンド・バスとの間に配置されるプル・ダウン素子とを有する。出力ドライバは制御信号を受信するために、2つで1組の対に構成される。対の第1の出力ドライバのプル・アップ素子及びプル・ダウン素子への制御ゲートは、オン・チップ論理信号を受信するように接続される。対の第2の出力ドライバは、そのプル・アップ素子及びプル・ダウン素子の制御ゲートに対し、上記論理信号の反転信号が供給される。負荷は上記論理信号に対応する出力ドライバと、反転信号に対応する出力ドライバとの間で2つに分割される。

請求項（抜粋）：

IC記憶装置の第1のバンク(14)及び第2のバンク(16)と、アドレス信号発生器(12)と、上記アドレス信号発生器と上記IC記憶装置の上記第1バンクとの間に接続されて、アドレスを伝送する第1の論理バス(18)と、上記アドレス信号発生器と上記IC記憶装置の上記第2バンクとの間に接続されて、反転アドレスを伝送する第2の論理バス(20)と、を含むメモリ記憶装置。

IPC (4件)：

G11C 11/408 ,  H03K 17/693 ,  H03K 19/0175 ,  H03K 19/003

FI (2件)：

G11C 11/34 354 B ,  H03K 19/00 101 F

引用特許：

審査官引用 (2件)

• 特開平4-267489
  
• 特開平3-235287