特許
J-GLOBAL ID：200903000026188518
半導体メモリ装置及びこれを使用したメモリシステム
発明者：
,
出願人/特許権者：
代理人 (1件)：
高月 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平8-343494
公開番号（公開出願番号）：特開平9-204769
出願日： 1996年12月24日
公開日（公表日）： 1997年08月05日
要約：
【要約】【課題】 同期式DRAMにおける継続動作するクロックによる電力消費、高速クロックに対するセットアップ時間およびホールド時間の不足、PLLやDLLの使用による消費電力増加やレイアウト面積の増加という課題を解決した半導体メモリ装置を提供する。【解決手段】 非同期式のように十分なセットアップおよびホールド時間をもってアドレス(および入力データ)が入力される。そして、データ出力可能な状態になるとメモリ内蔵の高速発振器が出力動作を示す制御信号φOSCiに従い動作して基準信号DATA OUTを発生し、チップ外部へのデータDQはその基準信号DATA OUTに同期して出力される。この基準信号DATA OUTはデータと共に出力され、外部システムが出力データDQをフェッチする際に使用される。
請求項（抜粋）：
外部システムから提供される制御信号に従い発振器による基準信号を発生し、該基準信号に読出データを同期させて両方とも前記外部システムへ出力するようにしたことを特徴とする半導体メモリ装置。
IPC (4件)：
G11C 7/00 313
, G11C 7/00 311
, G11C 11/407
, G11C 11/401
G11C 7/00 313
, G11C 7/00 311 E
, G11C 11/34 354 C
, G11C 11/34 362 C
