特許

J-GLOBAL ID：200903000051784842

HEMT素子およびその製造方法

発明者： 川口 高明 ,  佐藤 雅克 ,  西 清次
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平7-064152
公開番号（公開出願番号）：特開平8-264759
出願日： 1995年03月23日
公開日（公表日）： 1996年10月11日
要約：

【要約】【目的】 ミスフィット転位が発生しても、素子の特性が劣化するおそれがないようなHEMT素子を提供する。【構成】 下側電子供給層13であるn型AlGaAs基板と上側電子供給層17であるn型AlGaAs基板との間にInGaAs層15からなる電子走行層を介在させてあり、上側電子供給層17の、InGaAs層15とは反対側の表面にゲート電極21、ソース電極23およびドレイン電極25を具えたダブル選択ドーピング型のHEMT素子において、InGaAs層15を、少なくとも下側電子供給層13とこのInGaAs層15との界面にミスフィット転位が発生する厚さとしてあり、下側供給層13とInGaAs層15との界面に生じているミスフィット転位の延在方向に沿ってソース電極21、ゲート電極23、ドレイン電極25を順次配列してある。

請求項（抜粋）：

下側電子供給層と上側電子供給層との間に電子走行層を介在させてあり、前記上側電子供給層の、前記電子走行層とは反対側の表面にソース電極、ゲート電極およびドレイン電極を具えたダブル選択ドーピング型のHEMT素子において、前記電子走行層を、少なくとも前記下側電子供給層と該電子走行層との界面にミスフィット転位が発生する厚さとしてあり、前記下側電子供給層と前記電子走行層との界面に生じている前記ミスフィット転位の延在方向に沿って前記ソース電極、前記ゲート電極、ドレイン電極を順次配列してあることを特徴とするHEMT素子。

IPC (3件)：

H01L 29/778 ,  H01L 21/338 ,  H01L 29/812

FI (2件)：

H01L 29/80 H ,  H01L 29/80 L