パケツトスイツチ

発明者：
出願人/特許権者：
代理人 (1件)：岩佐義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平3-207714
公開番号（公開出願番号）：特開平5-048655
出願日： 1991年08月20日
公開日（公表日）： 1993年02月26日
要約：

【要約】【目的】パケットスイッチを構成する、出線に対応したメモリ回路へのパケットデータの書き込み,読み出し時に流れる瞬時電流を抑える。【構成】本発明のパケットスイッチは、複数の入線から同時刻に出力されるパケットデータ110〜113を、時分割多重回路105により時分割多重する。多重パケット117は、パケットのアドレス情報に基づき、パケットデータを出力する出線を判断する回路104の指示に従い、該当出線のメモリに、パケットデータの書き込み,読み出しのタイミングを制御する回路106〜108によって制御され、出線番号の若いメモリ回路101から順々に書き込み,読み出しが行われる。

請求項（抜粋）：

複数の入線からのパケット信号を時分割多重する時分割多重回路と、時分割多重されたパケットのアドレス情報に基づきパケットを出力する出線を判断する回路と、パケットを一時蓄積する、入線および出線の数と同等のメモリ回路と、前記メモリ回路に時分割多重回路から出力される同時刻に入力されたパケットデータの書き込み,読み出しのタイミングを制御するタイミング制御回路と、前記メモリ回路より異なるタイミングで読み出される出力パケットデータの位相を合わせる位相合わせ回路とを備え、前記タイミング制御回路は、前記時分割多重回路より出力される同時刻に入力されたパケットデータの書き込みおよび読み出しをアドレス情報に基づいて出線番号の若いメモリ回路から順々に行い、メモリ回路より読み出されたパケットデータは、前記位相合わせ回路によって、位相が合わされて該当の出線より出力されることを特徴とするパケットスイッチ。

前のページに戻る