特許
J-GLOBAL ID：200903000066239344

半導体装置の層間絶縁膜構造

発明者：
長谷川 利昭

長谷川 利昭 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平7-003727
公開番号（公開出願番号）：特開平8-162528
出願日： 1995年01月13日
公開日（公表日）： 1996年06月21日
要約：
【要約】【目的】 本発明は、層間絶縁膜に低誘電体材料を用いることによるコロージョンの発生を防ぎ、耐プラズマ性の向上が図れる構造を提供することで、高密度配線における低消費電力化,高速動作化の実現を図る。【構成】 少なくとも表面が絶縁性を有する基体11上には配線14が形成され、各配線14を覆う状態に第1絶縁膜15が形成されていて、少なくとも配線14間には第1絶縁膜15よりも比誘電率が小さい第2絶縁膜16が形成されているものである。上記配線14間の第2絶縁膜16の厚さは、配線14の高さよりも高さ方向および深さ方向に10%ないし100%厚く形成されている。または配線14の上下側に第1絶縁膜またはそれと同等の膜を介して低誘電体からなる膜(図示省略)が形成されているものである。
請求項（抜粋）：
半導体装置を形成する基体上の層間絶縁膜構造において、前記基体は少なくとも表面が絶縁性を有するもので、該基体上に設けた配線を覆う状態に形成した第1絶縁膜と、前記第1絶縁膜よりも比誘電率が小さいもので前記第1絶縁膜を介して前記配線間に少なくとも存在する第2絶縁膜とを備えていることを特徴とする半導体装置の層間絶縁膜構造。
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM