特許

J-GLOBAL ID：200903000074017970

半導体レ-ザの製造方法

発明者： 山本 優子
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 宮越 典明
公報種別：公開公報
出願番号（国際出願番号）：特願平3-177202
公開番号（公開出願番号）：特開平5-110204
出願日： 1991年06月21日
公開日（公表日）： 1993年04月30日
要約：

【要約】【目的】 良品特性歩留りが大幅に改善できる半導体レーザの製造方法を提供すること。【構成】 電流狭窄を形成する際のマスクとして、SiNx膜5とSiO2膜51との2種類の膜を用い、活性層幅の制御が容易なドライエッチング法を採用し、かつ、電流狭窄構造を平坦にし、各層厚さの均一性に優れているMOVPE法を採用する点に特徴を有する。【効果】 発光部位の幅の制御性を向上させることができ、また、各層厚の均一性を向上させることができ、その結果、良品特性歩留りを大幅に改善できる効果が生ずる。

請求項（抜粋）：

半導体レーザの製造工程において、(A) InP基板上に発光領域となるInGaAsP活性層を含むInGaAsP及びInPのダブルヘテロ層を形成する工程、(B) 表面にSiNx膜を形成する工程、(C) 該SiNx膜をストライプ状に選択エッチングする工程、(D) その後SiO2膜を形成する工程、(E) 上記SiNxとSiO2膜との二重層部分からなる選択マスクを選択エッチングで 形成する工程、(F) 上記選択マスクを用いて、RIBE法により、前記ダブルヘテロ層及び活性層よりも深く、かつ、短形に残すエッチングを行う工程、(G) SiO2膜を除去し、SiNxマスクを残したままMOVPE法によりダブルヘテロ層の垂直な側面をInP層で埋め込む工程、(H) SiNxマスクを除去して電極用キャップ層を成長する工程、を含むことを特徴とする半導体レーザの製造方法。

IPC (2件)：

H01S 3/18 ,  H01L 21/302