特許
J-GLOBAL ID:200903000086885501

半導体試験装置及び半導体デバイスの試験方法

発明者:
出願人/特許権者:
代理人 (1件): 机 昌彦 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-102275
公開番号(公開出願番号):特開2003-294814
出願日: 2002年04月04日
公開日(公表日): 2003年10月15日
要約:
【要約】【課題】 LSIテスタにより半導体デバイスの試験を実施する際に、テストフローの分岐制御を任意に且つ正しく実行することができるLSIテスタ及び半導体デバイスの試験方法を提供する。【解決手段】 LSIテスタ1は、入出力部10と、テスタ本体部20と、第1テストステーション30及び第2テストステーション40とを有し、更にテスタ本体部20は、CPU21と、メモリ部22と、テスト資源発生部24と、分配部26と、フラグ情報を設定するフラグ設定手段211と、フラグ情報の有無を確認すると共にテストプログラムの分岐を制御するフラグ参照命令実行手段213と、フラグの設定情報を表示するフラグ表示手段215と、テストプログラムをメモリ部22から削除する際に対応するフラグ情報も合わせて削除するフラグ削除手段217と、を備える。
請求項(抜粋):
入出力部と、テスタ本体部と、複数のテストステーションを有し、前記テスタ本体部は、所望のテストプログラムに対応させてテストフローの分岐を制御するための制御条件を設定するフラグ設定手段と、前記制御条件の有無を確認し、無い場合はアラームを発生して前記テストプログラムの実行を停止し、有る場合は前記制御条件に基づいて前記テストプログラムの分岐を制御するフラグ参照命令実行手段と、を少なくとも備えることを特徴とする半導体試験装置。
IPC (3件):
G01R 31/28 ,  G06F 11/22 310 ,  G06F 11/22 330
FI (3件):
G06F 11/22 310 A ,  G06F 11/22 330 B ,  G01R 31/28 H
Fターム (9件):
2G132AA01 ,  2G132AB01 ,  2G132AE18 ,  2G132AE23 ,  2G132AG02 ,  2G132AL00 ,  5B048AA20 ,  5B048DD01 ,  5B048FF05
引用特許:
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る