特許
J-GLOBAL ID：200903000098556287
多方向読み出し1方向書き込みメモリ装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
中村 純之助
公報種別：公開公報
出願番号（国際出願番号）：特願平3-306382
公開番号（公開出願番号）：特開平5-006668
出願日： 1985年04月22日
公開日（公表日）： 1993年01月14日
要約：
【要約】【目的】 複数方向からデータの読み出しが可能なメモリ装置を実現する。【構成】 従来の単一方向アクセスメモリセルに、1個の第1のトランジスタ51と、それ以外のK個(K≧0,整数)のトランジスタを付加し、またK方向のワード線63、64と、M方向(K≧M≧0,整数)のビット線を付加し、請求項1に記載のように接続することにより、K+1本のワード線又はトランジスタのゲートが接続されている1本のビット線でアドレス選択でき、ビット線の機能も兼ね備えるワード線又はM方向のビット線からデータの読み出しができる。したがって、これらメモリセルの複数個をアレイ状に配置すると、K+2方向へメモリセルの並びをアドレス選択し、M+2方向からデータを読み出せるメモリ装置を実現できる。又、M+1方向へのアドレス選択を行って、M+1方向のビット線から同時読み出しを行うこともできる。
請求項（抜粋）：
第1及び第2の2個のトランジスタと、2個の入出力端子を備えるスタティックフリップフロップとからなり、前記第1のトランジスタのゲート以外の一端を前記スタティックフリップフロップの第1の入出力端子に接続し、前記第2のトランジスタのゲート以外の一端を前記スタティックフリップフロップの第2の入出力端子に接続してなるメモリセルを、複数個m行n列の行列に組み合わせ、かつ、各行1本のワード線と各列第1、第2の2本のビット線を有し、各メモリセル内の前記2個のトランジスタのゲートを該当する行の前記1本のワード線に共通接続し、第1のトランジスタのゲート以外の他端は該当する列の前記第1のビット線に接続し、第2のトランジスタのゲート以外の他端は該当する列の前記第2のビット線に接続してなる単一方向アクセスメモリ装置において、前記各メモリセルに、1個の第1のトランジスタと、それ以外のK個(K≧0,整数)のトランジスタとを付加し、前記メモリ装置に、K方向のワード線と、M方向(K≧M≧0,整数)のビット線とを付加し、前記第1のトランジスタのゲートを前記2本のビット線のうち第L番目のビット線(L=1または2)に接続し、前記第1のトランジスタのゲート以外の一端は前記スタティックフリップフロップの第L番目の入出力端子に接続し、前記第1のトランジスタのゲート以外の他端は前記1本のワード線に接続し、前記K個のトランジスタ各々についてN番目(K≧N≧0,整数)のトランジスタのゲートと、前記K方向のワード線のN番目のワード線とをそれぞれ接続し、前記K個のトランジスタのゲート以外の一端は前記スタティックフリップフロップの2個の入出力端子の一方に接続し、前記K個のトランジスタのN番目のトランジスタのゲート以外の他端はトランジスタのゲートが接続されていない前記2本のビット線と前記M方向のビット線のうちの1本のビット線に接続してなり、1方向からアドレス選択して1方向からデータを書き込み、K+2方向からアドレス選択してM+2方向からデータを読み出せることを特徴とする多方向読み出し1方向書き込みメモリ装置。
IPC (2件)：
FI (2件)：
G11C 11/34 K
, G11C 11/40 301
