半導体素子収納用パッケージ

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平11-146994
公開番号（公開出願番号）：特開2000-340704
出願日： 1999年05月26日
公開日（公表日）： 2000年12月08日
要約：

【要約】【課題】配線層間に電気的短絡が生じる。【解決手段】上面に半導体素子3を収容するための凹部1aを有する絶縁基体1と、前記凹部1aを取り囲む絶縁基体1の枠状部1b上面に形成され、前記半導体素子2の電極が接続される第1配線層5と、前記絶縁基体1の側面に形成され、前記第1配線層5に接続される側面配線層7と、前記絶縁基体1の凹部1aを塞ぐ蓋体2とから成る半導体素子収納用パッケージであって、前記第1配線層5と側面配線層7とは、スルーホール導体層8a及び内部配線層8bとから成り、絶縁基体1の枠状部1b上面から側面に導出する第2配線層8を介して接続されている。

請求項（抜粋）：

上面に半導体素子を収容するための凹部を有する絶縁基体と、前記凹部を取り囲む絶縁基体の枠状部上面に形成され、前記半導体素子の電極が接続される第1配線層と、前記絶縁基体の側面に形成され、前記第1配線層に接続される側面配線層と、前記絶縁基体の凹部を塞ぐ蓋体とから成る半導体素子収納用パッケージであって、前記第1配線層と側面配線層とは、スルーホール導体層及び内部配線層とから成り、絶縁基体の枠状部上面から側面に導出する第2配線層を介して接続されていることを特徴とする半導体素子収納用パッケージ。

FI (2件)：

H01L 23/12 Q , H01L 23/12 L

引用特許：

審査官引用 (2件)

特開昭60-148151
特開昭60-148151

前のページに戻る