特許
J-GLOBAL ID：200903000113673929
不揮発性半導体記憶素子とその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-273263
公開番号（公開出願番号）：特開平7-094609
出願日： 1993年09月24日
公開日（公表日）： 1995年04月07日
要約：
【要約】【目的】浮遊ゲート型の不揮発性メモリにおいて、ソース端に高電界領域を発生することで、ホットエレクトロン注入を効率よく行い、低電圧(≦3V)書き込みを可能とする。【構成】P型シリコン基板1にN型のソース・ドレイン領域10S,10Dを形成し、このソース・ドレイン領域との間のチャネル領域上、第1ゲート絶縁膜3、浮遊電極4b、第2ゲート絶縁膜5、制御ゲート電極6aを積層して形成する。このとき、ドレイン領域10Dは浮遊ゲート電極4bとオーバラップして隣接し、ソース領域10Sは浮遊ゲート電極4bと重ならないようオフセット領域(LOFF)を設けて形成する。このオフセット領域にP+型領域13を形成することによって、書き込み動作時に電界集中を起こし、ホットエレクトロン発生・注入を効率よく行う。
請求項（抜粋）：
半導体基板表面部のP型領域にそれぞれ選択的に形成されたN型のドレイン領域およびソース領域と、前記ドレイン領域とソース領域とで挟まれた前記P型領域の表面を第1ゲート絶縁膜を介して選択的に被覆する浮遊ゲート電極および前記浮遊ゲート電極表面に第2ゲート絶縁膜を介して被着された制御ゲート電極とを有し、前記ソース領域と前記浮遊ゲート電極直下部との間にオフセット領域が設けられた不揮発性半導体記憶装置において、前記オフセット領域に前記P型領域より高濃度のP+型領域が設けられていることを特徴とする不揮発性半導体記憶素子。
IPC (3件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
