入力バッファ回路

発明者：
出願人/特許権者： ,
代理人 (1件)：恩田博宣 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-289817
公開番号（公開出願番号）：特開2001-111410
出願日： 1999年10月12日
公開日（公表日）： 2001年04月20日
要約：

【要約】【課題】スイッチング時における消費電流の増大を抑えることのできるシュミット入力バッファ回路を提供すること。【解決手段】第1スイッチ回路15は、入力信号VINを入力し第1のスレッショルド電圧で動作する第3インバータ回路13の出力信号に応答して高電位電源VDDの供給を遮断する。第2スイッチ回路16は、入力信号VINを入力し第2スレッショルド電圧で動作する第4インバータ回路14の出力信号に応答して第2フィードバックトランジスタMN2によるフィードバックを遮断する。これにより、入力バッファ回路10はヒステリシス特性を持つと共に、電源間に電流経路を形成しない。

請求項（抜粋）：

互いに異なる導電型の第1及び第2のMOS型トランジスタよりなる第1のインバータ回路を備え、該インバータ回路の出力変化に基づいて前記第1及び第2のトランジスタのソース電位を制御することによりヒステリシス特性を持つ入力バッファ回路において、入力信号の変化に応答して、前記第1及び第2のトランジスタのソース電位の制御を遮断することを特徴とした入力バッファ回路。

IPC (2件)：

H03K 19/0175 , H03K 3/353

FI (2件)：

H03K 3/353 A , H03K 19/00 101 K

Fターム (9件)：

5J056AA01 , 5J056BB17 , 5J056CC11 , 5J056DD29 , 5J056EE13 , 5J056FF07 , 5J056FF08 , 5J056GG09 , 5J056KK03

前のページに戻る