特許

J-GLOBAL ID：200903000124530496

デジタルPLL回路

発明者： 多賀 昇 ,  石川 達也 ,  小松 進
出願人/特許権者： 株式会社東芝 ,  東芝エー・ブイ・イー株式会社
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-197788
公開番号（公開出願番号）：特開平5-041662
出願日： 1991年08月07日
公開日（公表日）： 1993年02月19日
要約：

【要約】【目的】位相誤差信号の折り返し成分を発生させることなく、折り返し成分によるリミットサイクルが存在せず、周波数引き込み範囲(プルインレンジ)を十分大きくする。【構成】複素乗算器13は、複素数信号が一方側の入力であり、他方側がサインまたはコサイン特性のキャリア入力であり双方の複素数乗算を施す。その出力は位相誤差検出部15と位相誤差変換部16により正弦波位相比較特性により位相誤差検出される。位相誤差出力はフープフィルタ17で平滑化され数値制御発振器18の発振周波数制御へ入力される。数値制御発振器の出力は、データ変換装置19においてサインまたはコサイン特性に変換され前記キャリアとして出力される。

請求項（抜粋）：

複素数表現の信号を入力とするデジタルPLL回路において、前記複素数信号を一方側の入力とし、他方側をサインまたはコサイン特性のキャリア入力とし、一方側と他方側の入力との複素数乗算を施す複素乗算手段と、前記複素乗算手段の出力から正弦波位相比較特性により位相誤差検出を行う位相誤差検出手段と、前記位相誤差検出手段からの位相誤差を出力を平滑化するフープフィルタ手段と、前記ループフィルタ手段の出力で発振周波数が制御される数値制御発振手段と、前記数値制御発振手段の出力をサインまたはコサイン特性に変換して前記キャリアとして出力する手段とを具備したことを特徴とするデジタルPLL回路。

引用特許：

審査官引用 (3件)

• 特開平1-274548
  
• 特開昭63-292826
  
• 特開昭62-118660