特許
J-GLOBAL ID：200903000134614710
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-024622
公開番号（公開出願番号）：特開平6-244214
出願日： 1993年02月15日
公開日（公表日）： 1994年09月02日
要約：
【要約】【目的】ゲート長を短縮化すると同時に、ゲート・ドレイン容量を低減して、電界効果型半導体装置の高周波特性の向上を図る。【構成】GaAs基板1上に、SiO2 膜3を形成した後にゲート位置に窓をもつフォトレジスト膜4を形成する。次に斜め方向よりTi膜6を蒸着してフォトレジスト膜4とTi膜6よりなるゲート電極用の開口パターンを形成する。次にSiO2 膜3をエッチングしてゲート電極形成用の開口部5Bを形成したのち、リフトオフによりTi膜6を除去する。次にPt膜7を蒸着して開口部5Bを埋めたのち、SiO2 膜3を除去してゲート電極7Aを形成する。
請求項（抜粋）：
半導体基板上に絶縁膜を形成する工程と、前記絶縁膜を覆い選択的に開口部が形成されたフォトレジスト膜を形成する工程と、前記半導体基板の表面に対して斜め方向からマスク用の膜を堆積して前記フォトレジスト膜の上面および前記開口部の側面の一部および底面の一部にマスク用の膜を選択的に堆積する工程と、堆積した前記マスク用の膜をマスクとして前記絶縁膜を選択的にエッチングし開口部を形成する工程と、全面に金属膜を被着したのち前記開口部を埋めるゲート電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/338
, H01L 29/812
H01L 29/80 F
, H01L 29/80 K
