特許
J-GLOBAL ID：200903000174277503

半導体装置及びその製造方法

発明者：
小池 英敏

小池 英敏 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平10-313725
公開番号（公開出願番号）：特開2000-150637
出願日： 1998年11月04日
公開日（公表日）： 2000年05月30日
要約：
【要約】【課題】 素子の微細化とプロセスの低温化に適した層間絶縁膜を持つ半導体装置とその製造方法を提供する。【解決手段】 シリコン基板1にサリサイド構造のnチャネルMOSFET及びpチャネルMOSFETが集積形成され、この上に層間絶縁膜10を介して金属配線層12が形成される。層間絶縁膜10は、実質的に不純物を含まないHDP-CVDによる第1のシリコン酸化物膜10aと、この第1のシリコン酸化物膜10a上に堆積されたPSGを主体とする第2のシリコン酸化物膜10bとを有する。層間絶縁膜10に形成されたコンタクト孔11は、第2のシリコン酸化膜10bを略垂直側壁をもって貫通し、第1のシリコン酸化物膜10aを順テーパ面をもって貫通する。
請求項（抜粋）：
半導体基板と、この半導体基板に形成された素子と、前記半導体基板に層間絶縁膜を介して形成され、前記層間絶縁膜に開けられたコンタクト孔を介して前記素子に接続された金属配線層とを有する半導体装置において、前記層間絶縁膜は、実質的に不純物を含まない第1のシリコン酸化物膜と、この第1のシリコン酸化物膜上に堆積されたリンを含む第2のシリコン酸化物膜とを有することを特徴とする半導体装置。
IPC (2件)：
H01L 21/768 ,  H01L 21/316
FI (3件)：
H01L 21/90 M ,  H01L 21/316 X ,  H01L 21/90 B
Fターム (30件)：
5F033HH08 ,  5F033HH19 ,  5F033JJ08 ,  5F033JJ19 ,  5F033KK01 ,  5F033NN31 ,  5F033NN32 ,  5F033QQ13 ,  5F033QQ18 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR14 ,  5F033RR15 ,  5F033SS11 ,  5F033SS15 ,  5F033TT02 ,  5F033VV04 ,  5F033XX02 ,  5F033XX31 ,  5F058BA09 ,  5F058BD01 ,  5F058BD04 ,  5F058BD06 ,  5F058BF07 ,  5F058BF23 ,  5F058BF25 ,  5F058BF29 ,  5F058BF33 ,  5F058BH20 ,  5F058BJ02
引用特許：
審査官引用 (3件)
  • 半導体装置及びその製造方法
    公報種別：公開公報   出願番号：特願平4-001439   出願人：セイコーエプソン株式会社
  • 特開平1-232744
  • 特開平1-232744

前のページに戻る

TOP

BOTTOM