特許

J-GLOBAL ID：200903000183979375

半導体装置

発明者： 加藤 晃次
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-165552
公開番号（公開出願番号）：特開平5-013708
出願日： 1991年07月05日
公開日（公表日）： 1993年01月22日
要約：

【要約】【目的】 強誘電体を用いたキャパシタが、能動素子が形成された同一半導体基板上に集積された半導体メモリにおいて、酸素を含む雰囲気中での熱処理による、素子特性の劣化を防ぐ。【構成】 図1において、強誘電体を用いたキャパシタの下部電極109と、半導体基板102との間の層に、応力を緩和するための膜としてほう素りんガラスの層106を設ける。その膜と前記キャパシタとの間の層に、前記ほう素りんガラスに開けられた接続孔107の側壁を覆うように、酸素非透過性の膜として窒化珪素の層108を設ける。

請求項（抜粋）：

強誘電体を用いたキャパシタが、能動素子が形成された同一半導体基板上に集積された半導体装置において、前記半導体基板と前記キャパシタとの間の層に、少なくとも絶縁性の酸素非透過膜の層を含むことを特徴とする半導体装置。