特許

J-GLOBAL ID：200903000186003930

半導体装置の製造方法

発明者： 民谷 直幹
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平7-009284
公開番号（公開出願番号）：特開平8-203871
出願日： 1995年01月24日
公開日（公表日）： 1996年08月09日
要約：

【要約】【目的】 層間絶縁膜のコンタクトホールにプラグが埋め込まれるタイプの半導体装置の製造方法に関し、プラグを形成する際に、プラグロス、トレンチング、あるいはシームなどの不具合を低減することができ、集積密度、信頼性、電気抵抗、表面の平坦化などの向上を図ることができる半導体装置の製造方法を提供すること。【構成】 下導電層30の表面に層間絶縁膜32を成膜し、この層間絶縁膜32にコンタクトホール36を形成し、このコンタクトホール36内に入り込むように、層間絶縁膜32の全面にプラグ用導電層40aを成膜し、このプラグ用導電層40aをエッチバック処理することによりコンタクトホール36内に埋め込みプラグ40を形成し、この埋め込みプラグ40を介して、層間絶縁膜の上に成膜される上導電層と下導電層30とを接続する半導体装置の製造方法の改良。埋め込みプラグ40を形成するためのエッチバック処理時に、プラグ用導電層40aと反応する活性種(FラジカルまたはClラジカル)を失活させる失活用ガス(たとえばH2 )を含むガスを用いてドライエッチングする。

請求項（抜粋）：

下導電層の表面に層間絶縁膜を成膜し、この層間絶縁膜にコンタクトホールを形成し、このコンタクトホール内に入り込むように、層間絶縁膜の全面にプラグ用導電層を成膜し、このプラグ用導電層をエッチバック処理することによりコンタクトホール内に埋め込みプラグを形成し、この埋め込みプラグを介して、前記層間絶縁膜の上に成膜される上導電層と下導電層とを接続する半導体装置の製造方法であって、前記埋め込みプラグを形成するためのエッチバック処理時に、前記プラグ用導電層と反応する活性種を失活させる失活用ガスを含むガスを用いてドライエッチングすることを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/3065 ,  C23F 4/00 ,  H01L 21/205 ,  H01L 21/28 301 ,  H01L 21/768

FI (2件)：

H01L 21/302 F ,  H01L 21/90 A