特許
J-GLOBAL ID：200903000186998494
EEPROM装置
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-154950
公開番号（公開出願番号）：特開平7-029395
出願日： 1993年06月25日
公開日（公表日）： 1995年01月31日
要約：
【要約】【目的】 EEPROMのチェッカパターンテストを容易かつ短時間で実行可能なEEPROM装置の提供を目的とする。【構成】 データ用のEEPROM50に記憶されるべきデータとして2進表示で”1”を先頭として以下”0”と”1”とが反復するデータ、たとえば”55(H) ”((H)は16進数を表す) 、即ち”01010101(B) ”((B)は2進数を表す) を書き込むとECCコードとして”5(H)”( ”0101(B) ”) を自動的に生成し、また2進表示で”0”を先頭として以下”1”と”0”とが反復するデータたとえば”AA(H) ”( ”10101010(B) ”) を書き込むと、 ECCコードとして”A(H)”( ”1010(B) ”) を自動的に生成する ECCコード生成部19を ECCコード生成部6に備える。
請求項（抜粋）：
各行(又は各列)がn(nは自然数)ビット幅のマトリックス状にメモリセルが配列されたEEPROMと、m(mは自然数,m<n)ビットの記憶すべきデータが与えられた場合にn-mビットの誤り訂正符号を生成する誤り訂正符号生成部とを備え、前記mビットの記憶すべきデータが与えられた場合に、そのデータを前記EEPROMの1行(又は1列)のnビット幅の内の上位側(又は下位側)のmビットに記憶すると共に、そのデータから前記誤り訂正符号生成部が生成した誤り訂正符号を前記EEPROMの同一行(又は同一列)のnビット幅の内の残りのビットに記憶すべくなしてあるEEPROM装置において、前記誤り訂正符号生成部は、前記EEPROMに記憶されるべきmビットのデータが2進表示で”1”と”0”とが交互に反復するデータである場合に、最上位ビット(又は最下位ビット)の値が隣接するデータの最下位ビット(又は最上位ビット)の値とは異なる値となり、且つ”1”と”0”とが交互に反復する誤り訂正符号を生成すべくなしてあることを特徴とするEEPROM装置。
IPC (2件)：
G11C 29/00 302
, G11C 16/06
