特許
J-GLOBAL ID：200903000197366856
半導体集積回路装置及び半導体集積回路のテスト方法
発明者：
出願人/特許権者：
代理人 (1件)：
長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-327707
公開番号（公開出願番号）：特開平7-183460
出願日： 1993年12月24日
公開日（公表日）： 1995年07月21日
要約：
【要約】【目的】 自由度の高いテストを行えるようにする。【構成】 本発明の半導体集積回路装置は、所定の論理回路の入力に設けられたN個の入力バッファと、N個の入力バッファの各出力にその入力の一方が接続されたN個のEXNORゲートとを有し、第1番目のEXNORゲートのもう一つの入力は電源側に接続され、第m番目(2≦m≦N)のEXNORゲートのもう一つの入力は第m-1番目のEXNORゲートの出力に接続され、第N番目のEXNORゲートの出力は外部への出力端子の側に与えられていることを特徴とする。
請求項（抜粋）：
論理回路の入力に設けられたN個の入力バッファと、前記N個の入力バッファの各出力にその入力の一方が接続されたN個のEXNOR又はEXORゲートとを有し、第1番目の前記EXNOR又はEXORゲートのもう一つの入力は電源側又はグランド側に接続され、第m番目(2≦m≦N)の前記EXNOR又はEXORゲートのもう一つの入力は第m-1番目の前記EXNOR又はEXORゲートの出力に接続され、第N番目の前記EXNOR又はEXORゲートの出力は外部への出力端子の側に与えられていることを特徴とする半導体集積回路装置。
IPC (2件)：
前のページに戻る
