特許
J-GLOBAL ID:200903000220132337
集積回路製造方法、集積回路を製造する構成、および集積回路
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人原謙三国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2008-214500
公開番号(公開出願番号):特開2009-049420
出願日: 2008年08月22日
公開日(公表日): 2009年03月05日
要約:
【課題】上層と下層を接続するコンタクトをリソグラフィの解像限界よりも小さい中心間ピッチで形成する集積回路製造方法を提供する。【解決手段】どちらも標準的な解像度で製造されている上層1の構造物11および下層2の構造物25を、リソグラフィの解像限界(サブリソグラフィック)よりも短い間隔で互いに離間された隣接する2つのコンタクト31、32で接続する。サブリソグラフィックのコンタクト3を形成するために、第1の開口部(ホール)61の格子型の規則正しいパターンを有する第1のマスク6をダブルパターニング技術を用いて製造する。第1のマスクに加えて、標準的な解像度を有する第2のマスク(図示していない)で第1の開口部61のうちのいくつかを選択してコンタクト31、32を含むコンタクトを製造する。【選択図】図1
請求項(抜粋):
複数の第1の開口部を有し、ハードマスク層の形をした第1のマスク層を形成する工程と、
上記第1の開口部のうちのいずれか1つの開口部と少なくとも部分的に重なり合っている少なくとも1つの第2の開口部を有する第2のマスク層を形成する工程とを含み、
上記第2の開口部の少なくとも1つはリソグラフィによって形成されており、
隣接しあう少なくとも2つの第1の開口部は、上記第2の開口部を形成するために用いられるリソグラフィの解像限界よりも小さい中心間ピッチで互いに離間されている集積回路製造方法。
IPC (2件):
H01L 21/768
, H01L 21/027
FI (3件):
H01L21/90 A
, H01L21/30 514A
, H01L21/30 570
Fターム (17件):
5F033JJ04
, 5F033LL04
, 5F033NN33
, 5F033QQ00
, 5F033QQ16
, 5F033QQ27
, 5F033QQ28
, 5F033QQ37
, 5F033QQ48
, 5F033RR04
, 5F033RR06
, 5F033VV13
, 5F033WW01
, 5F033XX03
, 5F033XX36
, 5F046AA13
, 5F046LA18
引用特許:
審査官引用 (1件)
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願2005-345529
出願人:株式会社東芝
前のページに戻る