特許

J-GLOBAL ID：200903000224847900

浮動小数点演算ユニット

発明者： スチーブン・マイケル・バーチフィール ,  ジェオフリー・フラニス・バーンズ ,  ジェームズ・エイチ・ヘッソン
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-001990
公開番号（公開出願番号）：特開平10-207693
出願日： 1998年01月08日
公開日（公表日）： 1998年08月07日
要約：

【要約】【課題】 独立した乗算実行ユニットと加算実行ユニットとを有するプロセッサで乗算加算命令を実現することである。【解決手段】 pビット精度の3つのオペランドA、B、Cについて乗算加算命令AC+Bを実行する際に独立した乗算動作と加算動作を実行するための浮動小数点演算ユニットは、乗算ユニットと、スティッキー・コレクト・ユニットと、加算ユニットと、丸めユニットとを含む。しかも、リスク条件検出ユニットは、丸めユニットによって丸める前に非精密な結果量の発生に対応するリスク条件の検出を行う。リスク条件を検出すると、トラップがトリガーされ、拡張シーケンス実現ユニットが拡張乗算加算シーケンスを実行し、最終丸めの前に無限精度を有する乗算加算出力を出力する。pビット精度の3つのオペランドA、B、Cについて乗算加算命令AC+Bを実行する際に独立した乗算動作と加算動作を実行するための浮動小数点演算方法も開示する。

請求項（抜粋）：

3つのオペランドA、B、Cについて乗算加算命令を実行する際に独立した乗算動作と加算動作を実行するための浮動小数点演算ユニットにおいて、Aは被乗数、Cは乗数、Bは加数であり、各オペランドは、データが正(+)の値を表すかまたは負(-)の値を表すかを示す1つの符号ビットと、x個の指数ビットと、y個の仮数ビットとを含む、所与の浮動小数点精度に応じて規定数p個のビットからなるデータを含み、(a)オペランドAおよびCを受け取るための入力段階を含み、dビットの外部データ経路幅を有する乗算ユニットであって、pUPPERとd個の下位ビットACLOWERとを含む積A*Cを伝達するための出力段階をさらに含む乗算ユニットと、(b)ACLOWERを受け取り、ACLOWERのすべてのビットの論理和を表すスティッキー・ビットを生成するスティッキー・コレクト・ユニットであって、ACLOWERのいずれかのビットが1になるとスティッキー・ビットが1になるスティッキー・コレクト・ユニットと、(c)ACUPPERとオペランドBとを受け取る入力段階を有し、dビットの外部データ経路幅を有する加算ユニットであって、さらに入力段階がオペランドBの最下位ビットの右に連結されたbビットの0からなるバッファを含み、bがd-pビットに等しく、結果量+/-ACUPPER+/-Bを出力するための出力段階をさらに含み、前記乗算ユニットと、前記スティッキー・コレクト・ユニットと、前記加算ユニットが統合乗算加算シーケンスを実現する加算ユニットと、(d)スティッキー・ビットに応答して、さらに所望の丸めモードに応じて、pビットの精度まで結果量+/-ACUPPER+/-Bを丸める手段であって、前記演算ユニットの乗算加算出力をさらに出力する丸め手段と、(e)前記丸め手段による結果量の丸めの前に結果量に関する第1のリスク条件または第2のリスク条件のいずれかの発生を検出する手段であって、第1のリスク条件は結果量+/-ACUPPER+/-Bに関する不要な取消しを示し、第2のリスク条件は結果量+/-ACUPPER+/-Bにおける具体的な精度の喪失を示し、リスク条件を検出すると、結果量+/-ACUPPER+/-Bを廃棄し、さらに拡張乗算加算シーケンスを開始するためにトラップをトリガーするリスク条件検出手段と、(f)トラップに応答して3つのオペランドA、B、Cについて拡張乗算加算シーケンスを実現し、前記演算ユニットの乗算加算出力を出力するための手段であって、統合乗算加算シーケンスとの数学的互換性を達成するために拡張乗算加算シーケンスが選択される実現手段とを含む浮動小数点演算ユニット。

IPC (2件)：

G06F 7/52 310 ,  G06F 7/50

FI (2件)：

G06F 7/52 310 C ,  G06F 7/50 L