特許

J-GLOBAL ID：200903000234581908

マスクパターン検証装置

発明者： 金尾 典雅 ,  山野 雅一 ,  松井 克典 ,  西村 行雄 ,  遠藤 伸二 ,  高信 とき
出願人/特許権者： 株式会社リコー
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-385509
公開番号（公開出願番号）：特開2003-186944
出願日： 2001年12月19日
公開日（公表日）： 2003年07月04日
要約：

【要約】【課題】 半導体集積回路のマスクパターンについて、同一電位の導通経路を容易にかつ正確に検索することができ、その検索結果を見やすい形態で表示することができるマスクパターン検証装置を提供する。【解決手段】 処理装置1と、キーボード2と、マウス3と、記憶装置4と、表示装置5とを備え、同一電圧の電流経路を検索するマスクパターン検証装置は、1ステップで所定の電流経路長だけ検索を進めるようになっている。そして、電流経路の検索時に、検索開始位置から1ステップずつ電流経路の検索を行なって、ステップごとの検索結果を記憶装置4に格納する。電流経路の検索及び保存の終了後に、ステップごとの検索結果を、回路レイアウト上に重ねて再生表示する。また、静的に導通する導通経路上のデバイスを検出し、該デバイスを配線と同様に取り扱いつつ、検索及び保存を行う。

請求項（抜粋）：

半導体集積回路のマスクパターンについて、同一電位の導通経路を検索し、該導通経路を表示するようになっているマスクパターン検証装置であって、1ステップで所定の導通経路長だけ検索を進めるようになっていて、導通経路の検索時に、指定された検索開始位置から1ステップずつ導通経路の検索を行なって、ステップごとの検索結果を保存する検索保存手段と、上記検索保存手段による導通経路の検索及び保存の終了後に、ステップごとの検索結果を、マスクパターン上に重ねて再生表示する再生表示手段とが設けられていて、上記検索保存手段が、該半導体集積回路のデバイス構成ルールにより定義されたマスクパターンの配置条件に基づいて、静的に導通する導通経路上の素子を検出し、該素子を配線と同様に取り扱いつつ、上記検索及び保存を行うようになっていることを特徴とするマスクパターン検証装置。

IPC (4件)：

G06F 17/50 666 ,  G06F 17/50 672 ,  G01R 31/02 ,  H01L 21/82

FI (5件)：

G06F 17/50 666 Z ,  G06F 17/50 672 Z ,  G01R 31/02 ,  H01L 21/82 T ,  H01L 21/82 C

Fターム (24件)：

2G014AA01 ,  2G014AA03 ,  2G014AA13 ,  2G014AB59 ,  2G014AC09 ,  5B046AA08 ,  5B046BA04 ,  5B046GA01 ,  5B046GA04 ,  5B046HA08 ,  5B046HA09 ,  5B046JA03 ,  5F064CC21 ,  5F064EE33 ,  5F064EE52 ,  5F064HH01 ,  5F064HH07 ,  5F064HH10 ,  5F064HH12 ,  5F064HH13 ,  5F064HH14 ,  5F064HH15 ,  5F064HH16 ,  5F064HH19