特許
J-GLOBAL ID:200903000246366719

ディジタルフィルタ回路

発明者:
出願人/特許権者:
代理人 (1件): ▲柳▼川 信
公報種別:公開公報
出願番号(国際出願番号):特願平5-255164
公開番号(公開出願番号):特開平7-086877
出願日: 1993年09月16日
公開日(公表日): 1995年03月31日
要約:
【要約】【目的】 ROMを参照するテーブル参照方式のディジタル変調用フィルタにおいて、処理時間の短縮と構成の簡素化を図る。【構成】 入力符号化データXn を、フィルタタップ係数分だけ遅延する。遅延素子1〜15によるシフトレジスタ0へ入力する。2つの連続データ(2タップ係数分)と対応するタップ係数との全ての積和演算結果を、対応ROM16〜23に夫々予め格納しておく。これ等ROMのアドレスとして、対応する2つの連続データを用い、各ROM16〜23の出力データを加算器24〜30にて加算してフィルタ出力を得る。【効果】 フィルタの加算器の数の消滅が可能になり、かつ処理時間の短縮が図れる。
請求項(抜粋):
符号化データが印加され互いに継続接続された複数の遅延素子と、前記遅延素子各々の出力データの互いに連続する2つのデータの組と対応フィルタタップ係数との積和演算結果を夫々予め格納し、対応する前記2つのデータの組をアドレス入力とする複数の記憶手段と、前記記憶手段の出力を加算してフィルタ出力信号とする加算手段とを含むことを特徴とするディジタルフィルタ回路。
IPC (3件):
H03H 17/02 ,  H04B 1/10 ,  H04B 3/23
引用特許:
審査官引用 (3件)
  • 特開昭60-153214
  • 特開昭61-177016
  • 特開昭61-184914

前のページに戻る