特許
J-GLOBAL ID：200903000246976827
表示装置、画素駆動方法
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
脇 篤夫
, 鈴木 伸夫
公報種別：公開公報
出願番号（国際出願番号）：特願2005-061117
公開番号（公開出願番号）：特開2006-243526
出願日： 2005年03月04日
公開日（公表日）： 2006年09月14日
要約：
【課題】nチャネルTFTによる画素回路において高品質な画像表示を可能とするとともに、コストダウンや歩留まり向上を可能とする。【解決手段】画素回路は、有機EL素子1と、容量C1,C2と、nチャネル薄膜トランジスタT1〜T6で構成する。そして有機EL素子駆動トランジスタT5のゲート・ソース間に容量C2を持たせて経時劣化を補正する。即ち、容量によるブートストラップ機能(特性変動補償機能)を備え、電流駆動型の有機EL素子のI-V特性が経時変化しても、発光輝度を一定に保持する。また、駆動トランジスタT5のゲートを、トランジスタT2を介して固定電源Vofsに接続し、さらにトランジスタT4をオフとしてソースをフローティング状態とすることで、駆動トランジスタT5の閾値電圧Vthを容量C1,C2に充電する。さらに駆動トランジスタT5のゲートに信号線DTLからの入力電圧をカップリングさせる。【選択図】図2
請求項（抜粋）：
信号線と所要数の走査線が交差する部分に形成される画素回路がマトリクス状に配置された画素アレイを有する表示装置であって、
各画素回路は、有機エレクトロルミネッセンス素子と、第1,第2の容量と、nチャネル薄膜トランジスタによる第1,第2,第3,第4,第5,第6のトランジスタとを備え、
上記第1のトランジスタの一端は上記信号線に接続され、
上記第1のトランジスタの他端と上記第5のトランジスタのゲートとの間に上記第1の容量が接続され、
上記第5のトランジスタのドレインが電源電位に接続され、
上記第5のトランジスタのソースは、上記第6,第4のトランジスタを介して上記有機エレクトロルミネッセンス素子に接続され、
上記第5のトランジスタのゲートと固定電位との間に上記第2のトランジスタが接続され、
上記第5のトランジスタのゲートと、上記第6,第4のトランジスタの接続点との間に上記第2の容量が接続され、
上記第6,第4のトランジスタの接続点と、上記第1のトランジスタの他端との間に上記第3のトランジスタが接続され、
上記第1,第2,第3,第4,第6のトランジスタは、それぞれ対応する走査線によってオン/オフ制御されるとともに、
上記第5のトランジスタは、そのゲート・ソース間電圧に応じた電流を上記有機エレクトロルミネッセンス素子に流すように構成されている、
ことを特徴とする表示装置。
IPC (3件)：
G09G 3/30
, G09G 3/20
, H01L 51/50
G09G3/30 J
, G09G3/30 K
, G09G3/20 611H
, G09G3/20 621A
, G09G3/20 624B
, G09G3/20 641D
, G09G3/20 642A
, H05B33/14 A
3K007AB17
, 3K007AB18
, 3K007BA06
, 3K007DB03
, 3K007GA04
, 5C080AA06
, 5C080BB05
, 5C080DD05
, 5C080DD18
, 5C080DD23
, 5C080DD27
, 5C080DD29
, 5C080EE28
, 5C080FF11
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
, 5C080JJ05
