特許
J-GLOBAL ID：200903000291428296
DRAM制御方式
発明者：
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-064758
公開番号（公開出願番号）：特開平7-271666
出願日： 1994年04月01日
公開日（公表日）： 1995年10月20日
要約：
【要約】【目的】バスマスタから主記憶装置へのアクセスが開始される前のスヌープ処理実行中に同期DRAMへのアクティブコマンドを入力できることにより、キャッシュからのライトバックサイクルやバスマスタのアクセスが実行される際はアクティブコマンドを省略できるため効率のよいデータのアクセスが実現できる制御方式を提供すること。【構成】キャッシュメモリのラインサイズの範囲を越えるアドレス情報とキャッシュメモリのラインサイズの範囲内のアドレス情報を保持する2つのレジスタを有する。スヌープ処理が発生した際にバス上のアドレス情報を上記2つのレジスタに保持してアクティブコマンドを入力し、ライトバックサイクル発生時にラインサイズの範囲内のアドレス情報のみをレジスタに保持し、ライトコマンドを入力する。
請求項（抜粋）：
クロックに同期してロウアドレスを入力し、Nクロック後(Nは正の整数)にカラムアドレスを入力すると、カラムアドレス入力時の書き込み処理を選択する信号(以下これをライトイネイブルと呼ぶ)が無効な場合はカラムアドレスを入力してからMクロック後(Mは正の正数)に入力されたロウ、カラム両アドレスに該当する一定ブロックサイズの連続するデータがクロックに同期して連続的に出力され、一方カラムアドレス入力時のライトイネイブル信号が有効な場合はカラムアドレスを入力するクロックを含めた連続するクロックに同期してデータ入出力線にセットされた一定ブロックサイズの連続データが入力されたロウ、カラム両アドレスに該当する領域に保持されるDRAM(一般的に同期DRAMやシンクロナスDRAMと呼ばれている)で構成される主記憶装置と、あるブロック単位で主記憶装置の情報を保持すると共に、主記憶装置から取り込んだあるいは更新した共通バス上のアドレスに対応するブロックが存在するか否かをチェックし(以下これをスヌープ処理と呼ぶ)、存在する場合はその該当ブロックに関する情報を無効化するかあるいはその該当ブロックが更新されている場合は(以下これをモディファイドラインヒットと呼ぶことにする)その該当ブロックのデータを主記憶装置の該当するアドレス領域に書き込む処理(これを以下ライトバック処理と呼ぶ)を行なうキャッシュメモリ制御部を供えた処理装置とバスマスタやI/Oコントローラなどの処理装置(以下これを周辺装置と呼ぶ)とが共通バスに接続される情報処理システムにおいて、周辺装置から主記憶装置へのアクセスを認識すると、スヌープ処理が完了する前に周辺装置から主記憶装置へのアクセスアドレスあるいはスヌープ処理に該当するロウアドレスをクロックに同期して入力し、スヌープ処理によるモディファイドラインヒットによるライトバック処理が発生するとライトバック処理に該当するカラムアドレスとライトイネイブル信号をクロックに同期して入力することにより上記DRAMへのライトアクセスを開始し、一方スヌープ処理の結果上記モディファイドラインヒットでないことにより周辺装置から主記憶装置へのリードアクセスが発生した場合はクロックに同期してカラムアドレス入力と同時にライトイネイブル信号を無効にすることにより上記DRAMへのリードアクセスを開始し、同様にライトアクセスが発生した場合はクロックに同期してカラムアドレス入力と同時にライトイネイブル信号を有効にすることにより上記DRAMへのライトアクセスを開始することを特徴としたDRAM制御方式。
IPC (3件)：
G06F 12/08
, G06F 13/16 520
, G11C 11/401
