表示装置、表示装置の製造方法、薄膜半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：須藤克彦
公報種別：公開公報
出願番号（国際出願番号）：特願2006-016435
公開番号（公開出願番号）：特開2007-201075
出願日： 2006年01月25日
公開日（公表日）： 2007年08月09日
要約：

【課題】駆動能力を確保しつつ光リーク電流を極力低下させることが可能な表示装置及びその製造方法、薄膜半導体装置を提供する。【解決手段】表示画素の画素選択トランジスタTR1である第1の薄膜トランジスタTR1については、遮光層11を設けており、しかも第1の多結晶シリコン層の平均結晶粒径が、前記第1の薄膜トランジスタTR1の光リーク電流が低減されるように、第2の薄膜トランジスタTR2の平均結晶粒径に比して小さく設定されているので、それらの相乗効果により光リーク電流を抑制して表示不良を防止できる。一方、垂直駆動回路DR1及び水平駆動回路DR2を構成する第2の薄膜トランジスタTR2については、遮光膜11が設けられておらず、平均結晶粒径は比較的大きく設定されているので、移動度の低下はない。そのため、その駆動能力が確保され、駆動回路の動作不良を防止することができる。【選択図】図1

請求項１：

絶縁基板上に、画素選択用の第1の薄膜トランジスタを含む表示画素と、第2の薄膜トランジスタを含み前記表示画素を駆動する駆動回路とを備え、前記第1の薄膜トランジスタは、前記絶縁基板上に形成された遮光層と、この遮光層上にバッファ膜を介して形成された第1の多結晶半導体層を備え、前記第2の薄膜トランジスタは、前記絶縁基板上にバッファ膜を介して形成された第2の多結晶半導体層を備え、前記第2の薄膜トランジスタについては前記遮光層が形成されず、かつ前記第1の薄膜トランジスタの光リーク電流が低減されるように、前記第1の多結晶半導体層の平均結晶粒径が第2の多結晶半導体層の平均結晶粒径に比して小さいことを特徴とする表示装置。

IPC (5件)：

H01L 21/336 , H01L 29/786 , H01L 21/20 , G02F 1/136 , G09F 9/30

FI (7件)：

H01L29/78 618Z , H01L29/78 612B , H01L29/78 619B , H01L29/78 627G , H01L21/20 , G02F1/1368 , G09F9/30 338

Fターム (59件)：

2H092JA25 , 2H092JA42 , 2H092JA46 , 2H092JB43 , 2H092JB51 , 2H092JB57 , 2H092JB65 , 2H092JB69 , 2H092KA04 , 2H092NA22 , 2H092NA25 , 2H092PA09 , 5C094AA03 , 5C094AA16 , 5C094AA25 , 5C094AA42 , 5C094BA03 , 5C094BA43 , 5C094DA13 , 5C094DA15 , 5C094DA20 , 5C094ED15 , 5C094FB14 , 5F110AA06 , 5F110AA21 , 5F110BB02 , 5F110CC02 , 5F110DD02 , 5F110DD13 , 5F110EE04 , 5F110EE28 , 5F110FF02 , 5F110FF03 , 5F110GG02 , 5F110GG13 , 5F110GG16 , 5F110HL03 , 5F110HM15 , 5F110NN02 , 5F110NN23 , 5F110NN24 , 5F110NN44 , 5F110NN46 , 5F110NN47 , 5F110NN73 , 5F110PP03 , 5F110QQ19 , 5F152AA06 , 5F152AA10 , 5F152BB02 , 5F152CC02 , 5F152CD03 , 5F152CD13 , 5F152CD17 , 5F152CD22 , 5F152CD23 , 5F152CD24 , 5F152CE05 , 5F152FF03

引用特許：

出願人引用 (1件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願2005-008729 出願人：セイコーエプソン株式会社

前のページに戻る