電界効果トランジスタ及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：早瀬憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-315539
公開番号（公開出願番号）：特開平5-129344
出願日： 1991年10月31日
公開日（公表日）： 1993年05月25日
要約：

【要約】【目的】リセス内にゲート電極が形成された電界効果トランジスタにおいて、ゲート電極とソース電極とを近接して配置することで、ソース抵抗を低減するとともに、ゲート電極直下のチャネルの水平方向成分を低減してドレイン・ゲート耐圧を向上させる。【構成】基板1表面に形成されたソース電極16近傍の基板面に凹部8を形成し、凹部8のソース電極16側の側壁面にゲート電極19を設け、凹部8の底面にドレイン電極17を設ける。

請求項（抜粋）：

その表面に凹部を有する半導体基体と、該半導体基体表面に設けられたソースまたはドレイン電極となる主電極と、上記半導体基体表面の凹部に設けられたゲート電極とを備えた電界効果トランジスタにおいて、上記ゲート電極を、上記凹部の側壁面に配置し、上記主電極の一方を、上記凹部の底面に配置したことを特徴とする電界効果トランジスタ。

IPC (3件)：

H01L 21/338 , H01L 29/812 , H01L 29/50

FI (2件)：

H01L 29/80 K , H01L 29/80 H

引用特許：

審査官引用 (3件)

特開昭59-165463
特開昭59-018678
特開昭63-306673

前のページに戻る