半導体メモリー装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：長谷川芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-162482
公開番号（公開出願番号）：特開平7-147331
出願日： 1994年07月14日
公開日（公表日）： 1995年06月06日
要約：

【要約】【目的】本発明は、高集積化のによりメモリーセルの占有面積が減少しても、十分な電荷貯蔵容量を確保することができる半導体メモリー装置を提供することを目的とする。【構成】本発明は、半導体基板上に形成された電界効果トランジスタと、この電界効果トランジスタの上部に形成された層間絶縁膜と、電界効果トランジスタで電気的に接続するように層間絶縁膜の表面に形成された平板上の第1電荷貯蔵パターンと、この第1電荷貯蔵パターンと電気的に接続するように第1電荷貯蔵パターンの上部に形成された二重円筒構造の第2電荷貯蔵パターンと、第1および第2電荷貯蔵パターンの全表面に順次形成された誘電体膜およびプレート電極を備える。

請求項（抜粋）：

半導体基板の上に形成された電界効果トランジスタと、前記電界効果トランジスタの上部に形成された層間絶縁膜と、前記電界効果トランジスタと電気的に接続すると共に前記層間絶縁膜の表面に形成された平板状の第1電荷貯蔵電極パターンと、前記第1電荷貯蔵電極パターンと電気的に接続すると共に前記第1電荷貯蔵電極パターンの上部に形成された二重円筒構造の第2電荷貯蔵電極パターンと、前記第1及び第2電荷貯蔵電極パターンの全表面に順次形成された誘電体膜及びプレート電極とを備えたことを特徴とする半導体メモリー装置。

IPC (4件)：

H01L 21/8242 , H01L 27/108 , H01L 27/04 , H01L 21/822

FI (2件)：

H01L 27/10 325 C , H01L 27/04 C

引用特許：

審査官引用 (5件)

特開平3-021062
特開平4-218954
二重リング形スタック型セル構造体の製造方法
公報種別：公開公報出願番号：特願平4-170047 出願人：マイクロン・テクノロジー・インコーポレイテッド

全件表示

前のページに戻る