特許

J-GLOBAL ID：200903000330389899

半導体装置のレイアウト検証方法

発明者： 粕谷 洋夫
出願人/特許権者： エヌイーシーマイクロシステム株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-157124
公開番号（公開出願番号）：特開2001-338009
出願日： 2000年05月26日
公開日（公表日）： 2001年12月07日
要約：

【要約】【課題】半導体メモリのレイアウトデータのDRC検証において、繰り返し配置されているセル間で発生したエラーのデータ量を減少させる。【解決手段】エラーデータにエラーを発生させる元となったセルの情報をプロパティとして付加し、同じプロパティを持つエラーデータを抽出し、エラーデータの1つを選択して新しいセルで登録し、繰り返し情報を付加することによりエラーデータ量を減少させる。

請求項（抜粋）：

階層構造を持つレイアウトデータに対して、所定の設計ルールにしたがってデザイン・ルール・チェック(DRC)を行う半導体装置のレイアウト検証方法において、エラーデータにエラーの発生する元となったセルの情報を、前記レイアウト検証方法でアクセスできる属性データとしてのプロパティを付加するプロパティ付加ステップと、同じプロパティを持つエラーデータを抽出するエラーデータ抽出ステップと、選択した前記エラーデータを新しいセルとして登録する登録ステップと、登録したセルにアレイ情報を付加するアレイ情報付加ステップとを備えたことを特徴とする半導体装置のレイアウト検証方法。

IPC (4件)：

G06F 17/50 666 ,  G06F 17/50 664 ,  G06F 17/50 672 ,  H01L 21/82

FI (4件)：

G06F 17/50 666 C ,  G06F 17/50 664 B ,  G06F 17/50 672 A ,  H01L 21/82 T

Fターム (7件)：

5B046AA08 ,  5B046BA04 ,  5B046JA02 ,  5F064BB12 ,  5F064DD19 ,  5F064DD24 ,  5F064HH10